# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
  TEXT CUT OFF AT TOP, BOTTOM OR SIDES
  - FADED TEXT
  - ILLEGIBLE TEXT
  - SKEWED/SLANTED IMAGES
  - COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
  - GRAY SCALE DOCUMENTS

### IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19)6本区方語厅(JP)

# 四公開特許公報(A)

(11)分析出租公款 年春

# 特開平8-306853

(43)公然日 平成8年(1996)11月22日


FI
区外表示医所
•
21/60 311 C 23/28 .
*
13/12
事な以次 未決次 原次項の款17 OL (全20页)
(71)出票人 000005223
富士通纸式会社
种菜川県川崎市中原区上小田中4丁81番
1 5
(72) 兒明者 柱田 斯大
神奈川県川崎市中原区上小田中1015春
地 富士通株式会社内
(72) 発明者 佐藤 光幸
神奈川県川峡市中原区上小田中1015春
地 军士通师式会让内
(14)代理人 弁理士 伊克 忠彦
最終質に取く

(54) 【発明の名称】半導体装置及びその製造方法及びリードフレームの製造方法

#### (57) (多约)

【目的】本発明に半導体チップ及びリードを製造対比した様式を有した半導体製置及びその製造方法及び並以半導体装置に用いるリードフレームの製造方法に関し、半導体チップの爆撃性を維持しつつ外部電影響子の反体化、製品コストの低減及び生産効率の向上を図ることを目的とする。

【様成】第1のピッテで発揮パッド6が形成された半等体テップ2と、電極パッド6とワイヤ8を介して電気的に提供されるリード3と、半導体チップ2を対止する対止所能4とを具備する半導体基度において、約記リード3に外部構成体子となる突起9を上記第1のピッチと異なる第2のピッチで形成すると共に、約記財止関係4が電低パッド6とリード3との間に引き回されたワイヤ8を対止し、かつ知花突起9を対出させるよう反応したものである。



【特許請求の範囲】

【鉄水項1】 第1のピッチにて形成された覚径パッド が形成された半導体チップと、

前記電極バッドと配線を介して電気的に接戻されるリー ドと.

**和記半導体チップを封止する封止制度とを具備する半導** 佐笠屋において.

府記リードに外班技院竣子となる英島を、上記第1のビ ッチと異なる第2のピッチで形成すると共に.

取記封止指揮が向記を極バッドと前記リードとの間に引 10 き回された配珠を封止し、かつ前記兵配を貫出させるよ う配立されることを特型とする半導体装置。

【延求項2】 第1のピッチにて形成された電気パッド が形成された半導体チップと.

前記章揺パッドと配象を介して電気的に住席されるリー ドと.

前記半導体チップを封止する封止困難とを具備する半導 体装置において、

前記リードに外部接続電子となる突起を上記第1のビッ テと異なる第2のピッチで形成すると共に、

前記半導体チップに形成された前記電極パッドの配設面 を基準とし、飛起配反応における飛起射止機器の集さ が、前記配数面から前記突起までの高さ寸注以下で、か つ前記配数面から前記配業までの高さ寸往以上となるよ う構成したことを特徴とする半導体装置。

【四次項3】 「政状項1または2記載の半導体発電にお ıて.

D記半単体デップと前記リードとモポリイミド間を接着 『として接合したことを特徴とする単端体系は、

『絃座において』

1記英起を前記リードと一体的に形成したことを特徴と "る牛塩体袋屋。

「前状項5】 「意求項1乃至4のいずれかに記載の半導 基度において、

尼記載としてワイヤモ用いたことを特殊とする十選体 Œ.

提求項 6 】 お求項 1 乃至 5 のいずれかに記載の半導 答響において、

無水塩7] 外部技統領子となる部位に突起が形成さ てなるリードを形成するリード形成工程と.

**記リード或いは半導体チップの少なくとも一方にポリ** ミド風を配設し、扇記ポリイミド係を介在させて収記 ードと何記半導体チップを原定性圧力で特圧しかった 温度に加熱することにより、 むむポリイミドはもほど - リアをたらニアとの終生通過チェブとも移立て4種

一ドとを配牌を引き回し歴史することにより、前記章塔 パッドと前記リードとを発気的に推放する投放工程と、 前記配算及び前記半導体チップの所定範囲致いは全部を 封止すると共に、前記英名の少なくとも電面を貫出する よう封止制度を配設する封止制度配置工作とを具備する ことを特殊とする単葉体整理の製造方法。

【経求項8】 証本項7記載の半導体装置の製造方法に おいて、

前記注合工程でポリイミド度により向記リードと前記率 味体チップを投着する数、約記ポリイミド駅として南面 に熱可塑性を有する推理剤を配設したものを用いたこと を特徴とする半導体整置の製造方法。

【証求項9】 ・ は求項7至たは8記載の半導体装置の製 通方圧において.

前記技能工程で、前記電響パッドと前記リードとモダイ レクトリードボンディング往により電気的に提択したこ とを特別とする半導体監定の製造方法。

【は求項10】 インナーリード節とアウターリード部 とも有した複数のリードが形成されたリードフレームに 10 おいて.

前記アウターリード部のリードピッチに対して向記イン ナーリード髭のリードピッチを小さく設定すると共に、 **収記アウターリード部に一体的に突起を形成したことを** 特徴とするリードフレーム。

【雑求項】1】 建木項10記載のリードフレームにお いて.

前記アウターリード部のリードピッチ (P...) と前記 突起の形式位属における前記リードの序さ(W)とが略 奪しく( $P\dots$  与W)、かつ和記ィンナーリード部のリ 【放求項4】 「請求項1乃至3のいずれかに記載の半導 10 ードピッテ(P..)が前記アウターリード部のリードビ ッチ (P...) の結半分のピッチ (P...=P... / 2) であることを特徴とするリードフレーム。

> 【雄求項12】 雄求項10または11記載のリードラ レームの製造方法において、

基材に前記交配の形成位配にマスクを配設した上で、前 記載材に対してハーフエッチングを行う第1のエッチン グエせと、

何記第1のエッチング工程の終了後、 応記リード形成位 産にマスクを配設した上で、 紋記番材に対してエッチン 記突起にパンプも形成したことを特徴とする辛退休祭 (0) グモ行いリードも形成する第2のエッテング工程とモ具 催することを特徴とするリードフレームの製造方法。

【鉄水項13】 一貫水原10または11記載のリードフ レームの転送方法において、

重ね合わせることにより前記突起の所定をさ寸圧となる よう低度が退定された第1の基材と第2の基材を用意

応見ありの差別に、共正後した際に向記り一半の形状と MARTHER WALL RESERVE TO THE CORP. 置するよう交配パターンを形成する交配パターン形成工 役と、

1

和記リードパターンが形成された前記第1の姿材と、和 記典記パターンが形成された前記第2の番材を異ね合わ せ、和記典起の形成位置において前記リードパターンと 所記典記パターンが根層されるよう和記第1の差材と和 記第2の番材とを複合する複合工程と、

前記第1の基料及び第2の基材の不要部分を除立する株 去工程とを具備することを特定とするリードフレームの 製造方法。

【ロス項14】 は水項10または11記章のリードフレームの製造方法において。

番材に、平面接した既に前記リードの形状となるようリードパターンを形成するリードパターン形成工程と、 和記リードパターン形成工程は、形成されたリードパターンの所定位置に和記察品を形成する突起形成工程とを 具備することを特徴とするリードフレームの製造方法。 【類状項15】 「数水項14定数のリードフレームの製造方法において、

前記突起形成工程は、約記リードパターンの所定位置に 10 パンプを単数式いは複数限み重ねることにより前記突起 を形成したことを特徴とするリードフレームの製造方 法。

【雑求項』 6】 ・ 雄求項 1 4 尼虹のリードフレームの意 造方法において。

和記典品形成工程は、和記リードパターンの所定位置に 連載性部材を配設することにより和記典品を形成したこ とを特徴とするリードフレームの製造方法。

前紀突起形成工役は、前記リードパターンの所定位置を 歴住加工することにより前記突起を形成したことを特殊 とするリードフレームの似造方法。

#### 【発明の詳細な収明】

[00011

【産業上の利用分野】本発明は中級体盤屋及びその製造 方法及びリードフレームの製造方法に係り、特に半線体 チップ及びリードを製設対止した構成を有した半線体盤 置及びその製造方法及び当該半線体名面に用いるリード フレームの製造方法に関する。

【0002】近年、電子限録のダウンサイジング化に体い、半導体装置の高密度化及び半導体装置の高密度実施化が図られている。一方で、電子短臂の信頼性の向上も型まれており、これに伴い半導体装置の信頼性も同上させる必要がある。更に、半導体装置は製品コストの係施も望まれている。

【0003】よって、上記したを要求を概定しうを主味の異常が発生のでいる。

ップチップ方式の実装検証が起られており、マルチ・デップ・モジュール(MCM)において広く用いられている。このMCMで用いるフリップチップ実践は、胎筋対止をしていない半導体チップ(ペアチップ)の電極パッドにパンプを形成しておき、このペアチップを基底(マザーボード)に形成された電極配にフェースダウンボイングすることにより実体する核成とされている。

【0005】上記のフリップテップ方式の実際構造を用いることにより、高を図に半導体系属をマデーボードに 配置することが可能となり、またペアテップに属な形成されたパンプを用いてマザーボードに電気的に接続されるため、電気的特性を向上させることができる。

[0006]

【発明が解決しようとする基題】しかるに、密度対比がされていないペアチップは、利熱性、磁域的強度、及び到益性が強いという問題点がある。また、ペアチップに形成されている電極パッドに直接パンプが形成された的、ペアチップに形成されているでは、ドのレイアウトがそのままが即接既建ディバンプ)のレイアウトとなってしまう。

【0007】一般に半導体チップの電性パッドのレイアウトは半導体製造メーカ紙に異なっており、使って向一機能を有する半導体製造であっても、ユーザ側で半導体製造の推奨(製造メーカ)に対応するようマザーボードの配換パターンを設計する必要がある。このように、従来のペアチップを用いた実装構造では、半導体製造の外部電腦子の原体化がされていないことにより、半導体製造を備子の原体化がされていないことにより、半導体製造とマザーボードとのマッチング性に欠け、ユーザ側での負担が重くなるるという問題点があった。

0 【0008】また、これを解決するためにチップ表面に プロセス処理を行い、配罪を引き回すことにより固体化 を図ることが考えられるが、この構成では配調の引き回 しに高程度を有する多くの工程を必要とし、製品コスト の上昇及び生産効率の低下を招いてしまうという問題点 があった。

【0009】本発明は上記の点に組みてなされたものであり、半途体チップのは既性を維持しつつ外部電極電子の構作が、製品コストの低級及び主産効率の向上を図りうる半端体監定及びその監護方法及びリードフレームの (10 製造方法を提供することを目的とする。

[0010]

【森越を展決するための手段】上記のは越は下記の各手段をはじることにより解決することができる。は水項1記載の発明では、第1のピッチにて形成された電域パッドが形成された半点体チップと、応記電路パッドと記録を介して電気的に推放されるリードと、前記半端体チップを対比する対比を振さを表現する半点は各番におい

された配牌を封止し、かつ前紀交易を耳出させるよう配 立されることを特定とするものである。

5

[0011]また。建求項2記収の兄明では、第1のビ ッチにて形成された電極パッドが形成された半導体チッ プと、何記電極パッドと記録を介して意気的に投稿され るリードと、前記半導体チップを封止する対止影響とも 具備する半導体装置において、前記リードに外部投標域 子となる疾症を上記録1のピッチと異なる第2のピッチ で形成すると共に、前記半導体チップに形成された前記 電医パッドの配数面を蓄体とし、前記配数面における船(10) 足対止財産の厚さが、前記配益能から前記交易までの高 さ寸法以下で、かつ前尼尼尼西から前尼尼森までのあさ 寸柱以上となるよう様成したことを特徴とするものであ **み**.

【0012】また、技术項3記数の見勢では、町記試水 項1または2記載の半導体装置において、月記半導体テ ップと和記り一ドとをポリイミド蘇を技者和として接合 したことを特位とするものである。

【0013】また、技术項4記載の見明では、前記技术 項1乃至3のいずれかに応収の半導体装置において、前 20 記突起を前記リードと一体的に形成したことを特徴とす ろものである。また、森水頂522式の発明では、和記録 **求項1万至4のいずれかに記載の半導体装置において、** 前見配練としてワイヤを用いたことを特征とするもので ある.

【0014】また、請求項6記載の発明では、前記請求 項1万至5のいずれかに記載の単導体装置において、前 紀天起にバンブを形成したことを特定とするものであ る。また、抗水塔7元素の発明では、半導体装置の製造 れてなるリードを形成するリード形成工程と、前足リー ド救いは単三体チップの少なくとも一方にポリイミド版 を配放し、前記ポリイミド車を介在させて前記リードと **刷記半導体チップを所定押圧力で押圧しかつ所定性反に** 加熱することにより、 紋記ポリイミド真を推る剤として 約記リードと前記半退体チップとを接合する複合工程 と、前記中選体チップに形成されている電圧パッドと前 記り一ドとを配換を引き回し接続することにより、扉だ を経パッドと前記リードとを電気的に推禁する推験工程 5.毛封止するど共に、約記兵器の少なくとも存在を奪出 『るよう野止疫症を配放する対止制症配設工程とを異篇』 ~ることを行改とするものである。

(0015)また、技术項8記載の見明では、向記技术 - 7 記載の単端体質医の製造方法において、創記接合工 でポリイミド局により和記り一ドと祝記半頃はチップ 接着文名楼,或这世月一三月楼上心下原置记行到景生。 ガナを接着がも反びしたものを思いたことをはなって

項7または8に記載の中選集基因の製造大圧において、 前記度技工程で、前記電極パッドと前記リードとモダイ レクトリードボンディング後により電気的には増したこと とを料理とするものである.

【0017】また、は末項10定位の見明では、インナ ーリード部とアウターリード部とを有したはきのリード が形成されたリードフレームにおいて、形記アウターリ ード部のリードビッチに対して収定インナーリード部の リードピッチを小さく改定すると共に、配応アウターリ ード部に一体的に交配を形成したことを特定とするもの である.

【0018】また。は木頂11足板の見明では、前記録 **求項10記載のリードフレームにおいて、兵足アウター** リード部のリードピッテ(P...) と爪記文尼の形成位 定における前記リードの序さ(W)とが起手しく(P ... 午w)、かつ何記インナーリード節のリードピッチ (P:.) が粒記アウターリード鼠のリードビッチ (P ... ) の結半分のピッテ (P...= P... / 2) であるこ とを特徴とするものである。また、森木県12記載の発 朝では、前記算法項10または11記載のリードフレー ムの製造方法において、基材に前記交起の形成位置にマ スクモ配紋した上で、前記基材に対してハーフェッチン グモ行う第1のエッチング工程と、前足第1のエッチン グ工党の終了後、前記リード形成位置にマスクを配放し た上で、府疋基材に対してエッチングを行いリードモ形 紅する第2のエッチング工程とを具備することを特徴と するものである.

【0019】また、は水塔13足成の兄弟では、前足は 求項10または11記載のリードフレームの製造方法に 方法において、外部接収集子となる節位に交配が形成さ 10 おいて、重ね合わせることにより前記交配の所定あるす **法となるよう仮算が選定された第1の番目と第2の番目** を角念し、前記第1の基材に、平面視した段に前記り一 ドの形状となるようリードパターンモ形成するリードパ ターン形成工程と、収記第2の基料に、少なくとも和記 突起の形成位属に位置するよう突起パターンを形成する 交配パターン形成工程と、前記リードパターンが形成さ れた政紀第1の正材と、前足交易パターンが形成された 救記第2の基材を重ねさわせ、救記英程の形成位置にお いて前記リードパターンと前足交配パターンが技能され こ。前記記録及び前記半導体チップの所定関医症いは全(0)るよう前記第1の差がと前記第2の差状とを接合する指 合工程と、政記第1の差別及び第2の差別の不要部分を 除去する除主工程とを具備することを特定とするもので ある.

> 【0020】また、ほが項】4錠量の見妨では、前錠は ペテ・レスたに 1 1 記載のリードフレームの製造方法に おいて、名材に、中面接した際に飛起り一ドの乱げとな さようリートバターシを形成するリードバターシャスコ

【0021】主た、以太項15元数の兄別では、応応計 求項14記載のリードフレームの製造方法において、耐 記交配形成工程は、収記リードパターンの所定位置にパ ンプモ単数或いはは放伏み重ねることにより前尺疾忌を 形成したことを特徴とするものである。

【0022】また、技术項16尼藍の発明では、利記段 状項14記載のリードフレームの製造方法において、前 足突起形成工程は、前記リードパターンの所定位置に導 常性的材を配放することにより収配交易を形成したこと。 を特定とするものである.

【0023】更に、技术項17記載の発明では、前記録 求項14記載のリードフレームの気流方法において、 幻 記典起形成工程は、前記リードパターンの所定位置を登 性加工することにより前定交易を形成したことを特殊と するものである。

#### [0024]

【作用】上記した各手段は、下記のように作用する。 足 求項1及び請求項2記数の発明によれば、半導体チップ は対止的際により対止されるため、耐熱性、複数的往接 及び耐湿性を向上させることができる。また、電極パッ 10 ドをリード及び配理を用いて引き回すことができるた め、リードのレイアウトを電板パッドのレイアウトに内 わらず設定することが可能となり、実装基底とのマッチ ング性を向上させることができる。また、対止指標は引 き回された配数を確実に保護するためこれによってもほ 類性を向上させることができ、また外部性反媒子は對止 樹脂から貧出しているため実装品匠との電気的接段を廃 実に行うことができる。

【0025】また、は求項3記載の発明によれば、選示 半導体チップとリードとの絶縁材として記憶されるポリー10 イミド展を接着剤として用いてるため、半導体チップと リードの絶縁とは合を一括的に行うことができる。よっ て、絶縁材と頂着剤とを別位に配設する構成に比べて構 造の簡単化及び製造の容易化を図ることができる。

【0026】また、韓求項4記載の発明によれば、疾足 をリードと一体的に形成したことにより、突起とリード を別据の材料により構成する場合に比べて核道の配単化 モ図ることができる。また、数求項5記点の見明によれ ば、配理としてワイヤを用いたことにより、和記したな 」に行うことができる。

【0027】また、森水頂6記載の見明によれば、突足 にパンプを形成したことにより、 交起を直接実装基値に 実装する構成に比べて、半選体装置の実装基値への往民 モ要易に行うことができる。また、森太原7疋虹の見朝 によれば、後き工程においてポリイミド底を無定位度だ 「つ所を押圧力下に置く ことによりはを取化させ、 これに

[002E]また、展院工程では半端体チップに形成を れている章極パッドと前記リードとを記載を引き回し戻 疣するため、この引き回しを選査立立することにより、 **気値パッドのレイアウトに対してリードのレイアウトを** 変更することが可能となる。また、半点体装置はリード 形成工程,接合工程,接统工程及び对止规范配位工程の 4工匠のみで製造される。このように少ない工程で半点 体製屋が製造されるため、生産効率を向上させることが てきる。 -

【0029】また、は水項8記載の見明によれば、ボリ イミド原として興節に無可覚性を有する技慧期を配設し たものを用いることにより、ポリイミド層に印加するは 皮等を所定範囲内に制御することなく接合処理を行うこ とパアでるため、ほ合処理を容易に行うことができる。 【0030】また、森水頂9記載の発明によれば、佐原 工程で、気軽パッドとリードとをダイレクトリードポン ディングはを用いて電気的に接続するため、原準かつ程 実に電極パッドとリードとの接続処理を行うことができ る。また、抹木項10及び食水項11記載の見時によれ ば、アウターリード部のリードピッチに対してインナー リード島のリードピッチが小さく立定されているため、 インナーリード部が電気的に推放される半導体チップの **幕医パッドの配数ピッチが小さくでもこれに対応させる** ことができ、かつ実装事仮と母気的に推続されるアウタ ーリード邸のリードビッチは大きいため、実芸芸伝への 実質はも向上させることができる。また、突起がアウタ ーリード部に形成されることにより、この交配を外配は 統執子して用いることができ、これによっても実法性を 向上させることができる。

【0031】また、建水准12記載の見明によれば、実 1のエッチング工程において英足の形成位置にマスクを 配立した上で基材に対してハーフェッチングを行うこと により 平弓形成位置を除く部分の仮原を得くし、更に 第2のエッチング工程においてリード形成位置にマスク そ記訟した上で第1のエッテング工程が終了した番目に 対してエッチングを行うことにより、突起が一体的に形 成されたリードを形成することができる。

【0032】ここで、リードを形成する頃にリードのピ ッチは番材の低声により決定されてしまう。長年的に 極パッドとリードとの間における配数の引き回しを言る (1) は、リードのピッチは基材の低度と結算しいピッチにし か形成することはできない。よって、薄い坂原を用いる 食リードビッチを狭ビッチ化することができる.

> 【0033】ところが、突起が形成されるリードでは盃 材の低厚は交配の高さにより決まってしまい、交配の高 さと事しい仮尽を有する基材を単にニッチング処理した のでは我ピッチのリードを形成することができない。し かるに、上記のようにありのエッチング工程におしてき

も狭ピッチのリード形成を行うことが可能となる。間、 上記説明から明らかなように、交起の配数ピッチは番拝 の佐厚と結構しいピッチまではピッチ化することができ ろ.

【0034)また、は末項13記載の見明によれば、第 1の番材及び第2の番材は重ね合わせることにより来起 の所定高さ寸法となるよう低厚が選足されているため、 各番杯の仮母は突起の来さず徒より小さな母さとされて、 いる。リードパターン形成工程では、この板原の買い裏 1の名材に対してリードの形状となるようリードパター 10 ンを形成するため、先に表明した転序とリードピッチの 関係により、形成されるリードパターンのリードピッチ を狭ピッチ化することができる。

【0035】また、突起パターン形成工程において第2 の基材に少なくとも耐記完起の形成位置に位置するよう 交配パターンを形成し、接合工程において上記第1の基 材と第2の基材を重ね合わせ複合することにより、突起 の形成位置においてリードバターンと突起パターンが移 層され、この位置における低厚は突起の所定高さとな る。続く除去工程では不要部分が除去されリードが形成 10 ている。 される.

【0036】従って、上記のようにリードパターンの形 **広崎には仮厚は薄いためリードピッチを狭ピッチ化する** ことができ、また交配形点位置においてはリードパター ンと交起パターンが後層されることにより所定器さの英 起モ形成することができる。また、 請求項1 4 記載の発 朝によれば、リードパターンを形成するリードパターン 形成工程と、突起を形成する突起形成工程とを創程に行 うことにより、番材の厚さも共居の高さに向わらず選定 することができ、よって買い着材を用いることによりリー30 ードパターンの狭ビッテ化を図ることができる。また、 兵起形成工程においては、任章の高さを有する兵程を形 成することが可能となり、設計の自由度を向上させるこ とができる.

【0037】更に、森水項15万至17記載の発明によ れば、突起形成工程において突起の形成を写真に行うこ とができる。

[0038]

【実施例】次に本発明の実施例について図面と共に放明 装置1を示している。図1は半導体装置1の断面図であ り、また図2は半導体装置1を圧面図である。

【0039】 る図に示されるように、半週年禁毒】は大 話すると半選体チップで、推覧のリードで、対比を確認 1. 及びパンプ5年により構成されている。半年はテッ プ2は、底面の中央位置にはまり電極パッドもが一部に 利取されている。また、複数のサード3位 ディインナ

【0040】このポリイミド度7は、半導体チップ2の 上二に応成された回角医 ZAとリード 3 とを考集的に絶 **はする絶縁部材として機能すると共に、接近するように** ポリイミド限りは半導体チップ2とリード3とを探会す ろは豊麻として最終している。このように、ポリイミド 買りに絶縁配材と推着病の双方の接近を所たせることに より、絶法材と接着取とも別面に配設する株式に比べ、 半導体装置1の横通の簡単化及び製造の容易化を図るこ ~とができる。

【0041】また、インナーリード飲るaと半路体テッ プ2に形成された電極パッド6との間にはワイヤ8が紀 設されており、このワイヤ8を介して半端体チップ2と リード3は電気的に住戍された株成とされている。更 に、モリード3に致けられたアウターリード鉗3bの菸 定位置には、外部投稿業子となる英程9が一体的に形成 されている。上記異成とされたリード3は、そ回に示さ れるようにその大部分が半導体テップ2の底面上に配収 された棋兵の、いわゆるリード・オン・チップ(LO C) 検達となっており、半導体装蔵1の小型化が図られ

りなり、ほ迹するようにモールディングにより形成され ている。この対止出版 4 は、半年はチップ 2 の底面及び 剣面の所定範囲に配立されている。しかるに本実施例で は、半導体チップ2の上面においては、放熱性を向上さ せる面より封止樹脂4は配益されていない様式とされて いろ..

【0043】上記封止崔暦4は、牛嶋はチップ2の電塔 パッド6の配数面(底面)も基体とし、この底面からの 厚さ(図中、矢印Hで示す)が、底底から突起9の先端 までの高さ寸法(宮中、矢印Wで示す)以下で、かつ岳 節からワイヤ8のループ最上部までの本さ寸法(図中、 矢切りで示す)以上となるよう様式されている(カSH SW)。この核反とすることにより、交配9の少なくと も先端部98は確実に対止財政4から森出し、またワイ ヤセ及び突起9の森出部分を除くリード3は対止指語4 に封止された構成となる。

【0044】このように、本実施内の半導体禁霊1は、 半選体チップ(2の疥皮範囲(上面をはく肌位)を對止能 する。図1及び図2は、本見明の一実施例である半導体(1) 非十二年止された根底となるため、耐熱性、投尿的強度 及び副母性を向上させることができる。また、対止能解 4 はワイヤ 8 を確実に保護するため、これによっても半 選件架図1の信頼性を向上させることができ、支に外部 技技業子となる芸品9の少なくとも先端郎9とは確実に 封止機器をから其出するため、実装を振りなどの電気的 厚思を確実に行うことができる。

ている。南回に示されるように、リード3は編成するイ ンナーリード貼るものリードピッチ(②中、矢印P..で 示す)が開放するアウターリード貼るbのリードビッチ (図中、矢印P... で示す) よりも小さくなるよう形成 されている。具体的には、インナーリード記りェのリー ドピッチP..はアウターリード缸3bのリードビッチP ... の話半分のピッチ (P...=P... /2) となるよう 横成されている。また、後に耳迹するように、アクター リード野ュトのリードビッチ P... ビス起9の形成位置へ、・ におけるリード 3:の舞さWとが話奪しくなるよう供成さ 10 れている (P... 与W).

【0046】上足のように、アウターリード邸3月のリ ードビッチP... に対してインナーリード航3gのリー ドビジをPi.が小さく発定されることにより、インナー リード邱3aが葦気的に採放される半年体チップ2の章 - 極パッド6の配位ピッチが小さくてもこれに対応させる ことができ、かつ実装養佐10と電気的に接続されるア クターリード&3 b (交足 9) のリードピッチ P... は 大きいため、半導体装置1の実装蓄板10に対する実装 住を向上させることができる。

【0047】一方、本実路例に係る半導体整備】は、半 媒体テップでに配設されている電医パッド6に直接パン プラを形成し実装蓄板10に技能するのではなく。 電極 パッド6とインナーリード邸3aとの間にワイヤ8も引 を回した上でリード3を介して実装器板10に技能する 撰成とされている。従って、電極パッドGをリード3及 びワイヤ8を用いて引き回すことができるため、リード 3のレイアウトを電極パッド6のレイアウトに抑わらず 段定することが可能となる。

ップ2の中央に形成されている電極パッド6をワイセ8 及びリード3を用いて引き回し、外部性状態子となる突 軽9モ半線はチップ2の外周位置に引き出している。まっ た。回るに示されるように、電極パッド6が半速はチッ ブ2の外周位位に形成されている場合には、本兄別を追 用して電極パッド6をワイヤ8及びリード3を用いて引 き回すことにより、電極パッドもの形成位置より内倒に 外部技統結子となる交配9を形成することも可能であ る。更に、図4に示されるように、外部技術媒子となる 唯となる.

【0049】このように、竜鷹パッド6をリード3及び・ ワイヤ8を用いて引き回すことが可能となることによ り、実装基底10と半導体装置1とのマッチング住を向 上させることができ、外部技術菓子となる英記9のレイ アウトを提ぶり節度数量テのレイアウトに変易に設定る ことができる。よって、半点体禁菌!を思いるユーザ獣 の角度を引展できごとかてきる。

は、リード形成工程、任命工程、推搡工程及び対止形形 民政工程の基本となる4工程と、これに付属するパンプ 形成工程、放映工程の2工程を行うことにより設定され る。以下、各工程をに放供するものとする。

【0051】回5万至四9はリード形成工程の第1 実施 例を示している。このリード形成工程は、リード3の益 材となるリードフレーム11を形成するための工程であ っ. リードフレーム11を形成するには、元子応らに示 されずような平板状の姿材12を角まする。この姿な! 2は、例えば4.2プロイギのリードフレームおおでお り、またその故庫は形成しようとする突起りの高さった Wと等しいものが選定されている。

【005.2】上記の番料12に対しては、先十回6に示 さまるようにマスクレス(似地で茶す)が最近される。 このマスク13は、形定の英長9の形成位置(図中、お 思行号14で示す)及びクレドール形成位置(図中、シ 悪符号 1°5 で示す)に配立される。

【0053】上記のようにマスク13が配款されると、 続いて蓋材12に対してハーフエッテング処理(第1の 10 エッチング工程)が実施される。本実路例においては、 ウエットエッチング性により占材12に対してハーフェ ッチング処理を行っている(ドライエッチング処理者の 毡のエッテング方法を用いることも可能である)。 また エッチング時間は、エッチングにより設会される部分 (図6で日味をで示される部分)のほさが、番材12の 板厚Wの半分の寸法(W/2)となるよう設定されてい

【0054】このハーフエッテング処理が終了し、マス ク13を取り除いた伏盤を殴りに示す。この状態では、 【0048】具体的には、図2に示す例では、半導体チ 10 突起9の形成位置14及びクレドール形成位置15のみ が元の基材12の厚さWを始持しており、地の部分(4) **歴符号16で示す)はハーフェッチングによりその厚さ** オほはW/2となっている..

> 【0055】上記のようにハーフエッチング処理が終了 する.尽いて囚まに示されるように死走のリード3の形 成位置(参照符号18で示す)及びクレドール形成位置 15にマスク17(贅地で示す)を記訟した上で、この **番材12に対してエッチング処理を行う。**

【0056】上記のようにマスク17が配款されると、 突起9モ半退体テップ2の外側位置に配款することも可 40 規いて基材12に対してエッテング処理(第2のエッチ ング工程)が実施され基材12のマスク11が配款され た位置以外の部分を除去する。これにより、図9に示す リードコの所定形状を有した法型のリードコを具備する リードフレーム11が形成される。向、必要に応じてこ のリードフレーム11の原定品位(リードミの形成位 二、にニメッキ等を終してもよい。

> 【0057】このように形式されたリードフレーム11 は ニュードミャントルニャニング・ディアウルニャード

ーリード配3a及び交配9の形成位置をはくアウターリ ード即30の厚さ寸径はW/2となってる。

【0058】ここで、リードピッチと番材12の佐厚と の保保について反射する。何記したように、リード3を 形成する口にリード3のピッチは差材12の低厚により 決定されてしまい、具体的にはリードピッテは正材 1-2 の低厚と移等しいビッチにしか形成することはできな い。よって、番材12の佐屋が薄い担リードビッチを嵌っ ピッテ化することができる。

は苦材12の坂厚は突起9の高さにより決まってしま い、突起9の高さと等しい低厚を育する基材12を単に エッチング処理したのでは狭ビッチのリードモ形成する ことができない。しかるに、上足したように気孔のエッ テング工程においてハーフエッチング処理を実施するこ とにより、突尼形成位置14を除き基材12の低厚を書 くし(約W/2の仮序となるようにする)、更にこの存 くされた低厚を有する部分に第2のエッチング工程を実 厳してリード3を形成することにより、突起9を有する リード3であっても狭ピッチ(図1に示されるリードビ 10 のは位置決め孔であり、リードパターン23の形式時に ッテP...) のリード形成を行うことが可能となる。ま た、南区の理由により、交起9(アウターリード群3 b) の配款ビッチ (P...) は、富村12の版序Wと貼 等しいピッチミではピッチ化することが可能となる。

【0060】尚、具体例としては、一般にリード基材と して吊いられている佐厚0, 10am, 0, 15mm, 0, 10mmの基材を 好に挙げれば、仮厚0.10mmの基材ではアウターリード部 3 b及び交尾9の最小ピッチP... を0.10mg (P... = ), 10ee) 、インナーリード部3aの最小ピッチ P., モ0. 1.15 ##の高材ではアウターリードは3b及び突起9の素 トピッチP... を0.15mm (P... = 0.15mm) , インナー **リード郎3aの最小ピッチΡぃモ0.075mg (Γぃ=0.07** eの)とすることができる。更に、仮厚0、10mmの基材では プウターリード部3b及び突起9の最小ピッチP... モ 20em (P.., =0.20em) . インナーリード即3mの最 ·ピッチ P .. を 0. 10mm ( P .. = 0. 10mm) とすることがで : ろ.

【0061】一方、突起9の形成位置に住目すると、突 (より失められる。かち、この図6に示されるマスク1 の配設位置を運営変更することにより、 突起9の形成 。匿を任意設定することが可能となる。このため、本実 所に係るリード形成方法では、方部技成成子となる英 9の形成位属を自由属をもって設定することができ、 ってそめ定められている際はお師は思案子に誰に求名 もを見に形成することが可能となる。

ム20を形成するには、先ず回10に示されるような劣 1の基材 2 1 と、図11に示されるような第2の差材 2 2 モ用意する。

【0063】この各番材で1、22は、重ね合わせるこ とにより突起9の原定系で寸圧Wとなるよう低度が遺産 されており、本実応例では各番材21、22の日本寸度 に共にW/2に放定されている。内、色面材21、22 の低厚はこれに反定されるものではなべ、異な合わせる ことにより突起9の所足而さ寸法wとなる条件の名にそ [0059] ところが、突起 9 が形成されるリード 3 で 10 番材 2 1、 2 2 で仮序を異ならせた決成としてもよい。 【0064】四10に示される第1の基材21は、例え は42アロイスのリードフレーム材料により形成されて \* おり、エッチング処理或いはプレス打ちはそ処理事を子 的意味することにより、平面技じた場合にリード3と何 一形状のリードパターン23が形成されたほ丘とされて 。 いる。しかろに、第1実務例で説明したリード形成工程 と異なり、この状型のリードパターン23には衣包9は 形成されておらず、よってリードパターン23に全体的 にその仮序がW/2とされている。尚、図中25で示す 一括的に形成されるものである。

【0065】一方、図11に示される第2の番料22 は、子め42アロイ年のリードフレーム材料に対しエッ テング処理式いはプレス打ちはき処理等を実施すること により、突起パターン24が形成された株成とされてい る。この突起パターン24は直珠状のパターン形状を右 しており、、 所定の英起9の形成位置を根架するよう様 成されている。 尚、 図 2 6 は位置失め孔であり、 突起パ ターン24の形成時に一隻的に形成されるものである。 )Ses (P., = 0.05es) とすることができる。また。仮序 10 【0066】上記横成とされた第1,の基材21及び第2 の基材22は、広度鉄め孔25、26を用いて位置点の されつつ国ね合わされ投合される。この第1次び第2の 五村21、22の複合は、再写性推摩斯を用いて推想し てもよく。またな後により接合してもよい。図12は、 第1の基材21と第2の基材22とが甘合された状態を、「 示している.

【0067】上記のように第1の基材21と第2の基材 2.2 とが接合された状態で、第2の基材2.2 に形成され ている交尾パターン24は、第1の番821に形成され 39 の形成位置は図6に示されるマスク13の配設位置 40 ているリードバターン23の所定交配形成位置の上部に 革な合わされるよう状成されている。

> 【0068】図13は、リードバターン23と京尼バタ ーン24とが異なり合った郎位を拡大して示す平面配で あり、また囚14はリードパターン22と英巳パターン 24とが異なり合った節位を拡大して示す剤を包てお う。各区から明らかなように、低度寸度Wノミのサード パターンででは、同じく広歩ではW/での中枢(ター)

【0069】上記のように無1の益材21と第2の益材 2.2 との後合処理が終了すると、戌いて不要部分、具化 的には兵程パターン24のリードパターン23と文芸し た部分を除く部位をプレス加工等により除去することに より、図15に示すように突起9が一体的に形成された リード3を有するリードフレーム20が形成される。

【0070】上記のように、本実施例により製造された リードフレーム20も第1実施例で製造されたリードフ レーム11と同様に、リード3はインナーリード第3 れた民成となる。また、図10に示すリードパターン2 3 の形成時においては、第1の番号21の坂原はW/2 とされているため、先に奴明した崔厚とリードピッチの 関係から勢らかなように、狭ビッチのリードパターン 2 3を形成することができる。

【0071】一方、交配9の形成位置に注目すると、交 起9の形成位征は第2の基材22に形成される共民パタ ーン2.4の形成位度により決められる。即ち、この交易 パターン24の形成位置を築宝宝見することにより、宍 起りの形成位置を任意設定することが可能となる。この 10 ため、本実証例に係るリード形成方法においても、外部 投統雑子となる突起9の形成位置を自由医をもって反定 することができ、よって子め定められている様様外部技 琉璃子位属に突起9を容易に形成することが可能とな ろ.

【0072】上記のようにリード形成工程を実施するこ とによりリードフレーム11、20(以下の反射では、 リードフレーム11を用いた場合を昇に単げて以明で る)が形成されると、吹いてリードフレーム11と半年 体チップ2を接合するほ合工程が実施される。以下、図 30 ポリイミド版7に推案前として出発するようになり、中 16万至図20を用いて住台工程について反明する。 【0073】復合工程においては、先丁図】6に示され るようにリードフレーム 1 1 のインナーリード邸 3 a (検査すれば、後述する技能工程においてワイヤ8がポ ンディングされる郵位)に全メッキを施丁ことにより、 ポンディングパッド部27を形成する。

【0074】また、四17に示されるように、半端はチ ップ2の電極バッド6の形成された面には、この電極バ ッド6の形成部位のみが真出する模式でポリイミドは7 が配設される。このポリイミド草ではガラス転移点が1~40~【0080】m、半導体テップ2とリードフレーム11 00~300℃のものが選定されており、図17に示さ れる状態では単に半点なチップでに並固されただけのは 珠となっている。従って、ポリイミド長 7 が低度しない よう、半導体チップ2に電極パッド6の形成面が上式に 位属するよう配定されている。 内、キスルチップ 2 に形 **毎封止は行われておらずペアチップ状とされている。ま** た。上記のポリイミドはこは、二点はデップでも形成で

登され半選年チップでには、BOIEに示されるようにり ードフレーム11が軽速される。この頃、リードフレー ビュ」に形成されているリード3(インナーリード 邸 3 a) と、半導体チップでに形成されている電優パッドを とがは氏よく対向するよう。リードフレーム11は立法 決めされる.

【0076】上記のようにリードフレーム 1-1 が半点体 チップ2上の所定位置に転回されると、民いて図19に 示されるように依其28が発下し、リードフレーム ii a.アウターリード配3b及び突起9が一体的に形成さ 10 を半導体チップ2に向け存圧する。また、この治量28 は加熱盆産を具備しており、他長28で発生する熱はリ ードフレーム11モ介してポリイミド貸りに印加され ð,

> 【0077】上記ポリイミド展では、牛海体デップ2と リードフレーム11とも考点的に延停する絶縁部材とし、 て従来より一般的に用いられているものであるが、 本発 🕠 朝者はこのボリイミド展 7 を所定の英検条件下に置くこ とにより控萃剤として無能することを発見した。異体的 には、ポリイミド購7としてガラス症移点が100~3 00℃のものを使用し、かつこのポリイミド度7をガラ ス元移点+100~200℃に加熱すると共に、1~1 マスェミ/cm'の伊圧力を印加することにより、ポリ イミド観りは技者剤として後能するようになる。

【0078】よって、本実局外では上記の点に任目し、 半導体テップでとリードフレーム11とのほ合時に、 治 具28に設けられているヒータによりポリイミド展7を ガラスモ杉点+100~200℃に欠点すると共に、治 具 2 8 の加工によりポリイミド葉に J ~ 1 0 kg (/c m'の押圧力を印加する核点としている。これにより、 異体テップ2とリードフレーム11とモポリイミド程で を用いて後着することが可能となる。

【0079】上記機成とすることにより、従来では必要 とされたポリイミド間を半導体チップ2及びリードフレ ーム11と移着するための作を刺は不見となり、 製品コ ストの低級及び半導体禁御1の組み立て工業の低級を図 ることができる。図20は、半導体チップ2とリードフ レーム11とがポリイミド服でによりせるされた状態を 示している。

こうはこは、ポリイミド豚でも吊いてほ合する方法に結 定されるものではなく、 従来のようにポリイミド 味の雨 面に接着剤を堕布しておき、この投着剤によりポリイミ ド原を介在させた状態で半週のチップでとりードフレー 4.1.1 とを残合する方法を用いてもよい。この保庇で - は、ポリイミド届に対する遺産制御及び存在力制のが不 草となり、原台工程を交換には折せることができる。

"ド3と半導体チップ2に形成されている電極パッド6と をワイヤ8で考点的に技成する技統工程が実施される。 [0082] 図21は、チャピラリ29を用いてワイヤ (例えば重ワイヤ) Eをリード3に形成されたポンディ ングパッド郎27(回16草原)と電極パッド6との間 に配設する処理を示している。施知のように、半選体装 置1の電気的特性を向上させる逆からはワイヤモの長さ は短い方がよく。また半さ体装置1の小型化展型化のた めにはワイヤ8は低ループであることが呈ましい。

【0083】このため、ワイヤ8を配置するのに低ルー 10 により封止された機成となる。 プポンディング住を採用することが望ましい。低ループ ポンディング法も種々の方法が建業されているが。例え - ば先ず半導体チップ2に形成されている点径パッド6に ワイヤ 8 をポンディングし、 続いて垂直上方にキャピラ リ29を移動させた後に水平方向に移動させてリード3 にポンディングする。いわゆる逆打ち柱を用いる核成と してもよい、

【0084】上記のように、リード3と電極パッド6と を電気的には終するのにワイヤボンディング性を用いる ことにより、容易かつ高速度に接続処理を行うことがで 10 きる。また、リード3と電腦パッド6との間におけるワ イヤ8の引き回しも比較的自由度を持って行うことがで きる。尚、図22は、接続工程を実施することによりり ードさと電極パッドもとの間にワイヤ8が配益された状 虾を示している.

【0085】上記のように接続工役を実施することによ り、発信パッド6とリード3とがワイヤ8により電気的 に接続されると、 扱いで半導体チップ 2 の所定部分に封 止制度4を配設する対止態度配設工程が実施される。以 下、図23万葉図25を用いて封止指揮配設工程につい 30 て放拐する.

[0086] 図23は、上記の各工権を実施することに よりリードフレーム11、ワイヤ8年が配設された半導 体チップ2を免型30に装着した状態を示している。 金 「型30は上型31と下型32とによりは成されており、 リードフレーム11が上型31と下型32との間にクラ ンプされることにより、半導体チップでは必要30内に まぞされる.

【0087】上型31は、半級はチップ2が名者をれた と当なする構成とされている。交記9の高さとクレドー ル33の高さは等しいため、よって上型31の形状は平 紙形状とされている。また、下型3.2に基準された半点 体チップ2の側部に空間部を有したキャビディ形状を有 しており、また半退体デップ2の区における厄里にニャ ビディ33の形面と当様でる地底とされている。

【0088)にのように、民企業を配置工程で無いると

装置1の製品コストの低級に売与することができる。 【0089】図24は金型30に対止性群4(型地で示 す)を元集した伏撃を示している。金型30に対止を指 4 を充填することにより、半導体チップ2の下型3 1 と 当推した上面 (図23万至図25では下部に位置する) を除く外原面は対止能解4により対止される。また、半 基はチップ 2 の底面に配設されているリード 3 及びワイ 〒8も対止医院4により対比された状態となる。また。 突尼9も上型31と当接している解節を除き對止無指 <

【0090】図25は、対止樹脂4が充填処理された半 導体チップ2を全型30から解型した状態を示してい る。同國に示されるように、半導体チップ2の上面2g は対止を握4より耳出しており、よってこの上面2aよ り半端体チップでで発生する熱を効率よく致熱させるこ とができる。また、突起9の蚊郎9aも対止肥胖4から 外部に基出しており、従ってこの設計 9 a モ外科技航路 子として用いることができる。

【0091】図25に示される伏葉において、図中一点 延緯で示す処所でリードフレーム11を切断することに より半導体禁匿を孫成しても、四1に示す半導体装置) と同様の効果を実現することができる。しかるに、図 2 5に示す状態では、外部接続第子として展覧する交配 9 の確認9aが封止供給4の表面と結正一となっているた め、実装基低10に対する実装性が不良である。このた め、本実施内においては、対止包含記載工程が終了した 後、戦闘90にパン郡5を形成するパンプ形成工程を実 箱している。以下、パンプ形成工程を図26万至図30 を用いて広勢する。

【0092】パンブ形成工程においては、先ず囚26に 示すように、対止程度4が配設された半導体チップ2の 全面に対してホーニング処理を行い、残留する出路層等 を除去すると共に、突起9の炊飯9aを発気に外路に成 出させる。ホーニング処理が終了すると、続いて図27 に示すように、対止出席4が配立された半導はチップ2 を平田様ろ4に投戻し、突起9の雑誌98に半日を用い で外にメッキを行う(半田根をお照符号35で示す)。 この外名メッキに用いる半田としては、例えばPb:S n = 1 : 9 の堪成比を有する半田の西用が考えられる。 状態で突起り及びリードフレーム11のクレドール33~10~回28は、上記の方はメッキにより突起りの緊緊9aに 半田級35が形成された状態を示している。

> 【0093】上記のように外装メッキ処理が終了する と、戌いて半田瓜35が形成された文尼9の本部9aに パンプ5が形成される。このパンプ5の形成方はとして に厚々の方法を展用することができ、例えば効率よくか で変易にパンプミをお成しうる狂客パンプ方法を用いて 型成してもよい。 囚ごらは、バンブミが突起られな思り

リードフレームコンの切断処理が行われ、これにより、 図30に示される半導体装置1が形成される。間、この一 リードフレーム11の切断処理に充立ち、切断処理を容 あにするためにリードフレーム11の切断体所にハーフ エッチング処理を行ってもよい。

【0095】上記のように製造された半導体装置1に対

しては、思いて適正に作動するかどうかを試験する反は

工程が実施される。図31及び図33は、夫々異なる半 群体装置1の試験方法を示している。数31に示される。 「紅鉄方法では、パンプ5を装着しうる構成とされたソケー」。 ット36を用い、このソケット36に半導体基準1を禁 君することによりパーイン年の試験を行うものである。 【0096】また、四32に示される以献方法は、ブロ ープ37を用いて半年体は低1の以放を行う方法であ る。半導体装置1は、針止世脂(の倒載位置にリード) の螺部が封止器器4から異出した検式とされている。本 試験方法では、これを利用して封止帯解4から貸出した リード3にブローブ37を接触させて試験を行う協成と されている。よって、本は鉄方法を採用することによ り、中海体務は1モ実装蓄板10に実装した後において 10 も以致を行うことが可能となる。

【0097】図33は、半導体温端1モ実装益板10に 実践する実装工程を示している。半減体装置1を実容基 版10に実装する方法としては、用知の種々の方法を技 用すすることが可能である。例えば、赤外取りフロー方。 徒を用い、半導体装置】に設けられているパンプ5を実 袋番板10に形成されている電極節38にペースト等を 用いて仮止めし、その上で赤外親リフロー声においてパ ンプ5を存起させることによりパンプ5と気任託38と をほ合する方柱を用いてもよい。

【0098】続いて、上記した半導体集団の製造方法の 変形氏について以下反明する。 図34万至図37は、夫 々英尼9の文形例を示している。G34(A)、(B) に示される交配9Aは、その形状を円柱状とした横瓦で ある。また、堕37(C)に示される突起9Bは、その 形状を角柱状とした構成である。このように、突起9... 9 A. 9 Bの平面形状は程々選定できるものであり、パ ンプラの複合性及び実際基底10に形成されている重版 33.8の形状年に応じて任意に形状を選定することが可 9. 9A、9Bを形成する場合には、図6に示す突尼形 成位区14に配設するマスク13の形状を建立選定する ことにより矢区9、9A、98の平面形状を容易に所足 する厄伐とすることができる。

【0099】また、図35(A)に示される発展9Cの ように上面に広曲状凹部を形成した様成としてもよく。 図35(8)に示される京都90のように上面中央民に The same and a second second second

Eによれば、突起表面における面積を大きくすることが できパンプ5との複合性の向上を厚ることができる。 前、上記の英程9C~9Eは、リード3の所定英尼尼点 位置に、過程性接着所等を用いて固定された構成とされ ている.

【0100】また区35 (D) に示すのは、リード3を プレス加工等により連接登位文形させることにより交后 9Fを形成したものである。このようにプレス加工与の 型性加工を用いて突起9FE形成することにより、極め て容易に突起9Fを形成することができる。しかるに、 この形成方法では、突尾9Fのあさは世性加工展界値を 上肢とし、それ以上の声さに放定することはできないと いう問題点も有する。

【0101】また、個36に示丁のは、交起90モ形成 丁るのにワイヤポンディング技術を用い、スタッドパン プラッセの交配経路位属に形成することにより突起 9 G としたことを特定とするものである。 図36 (A) は突 起90の形成方柱を示しており、また回36(B)は交 起9Gモ忙大して示している.

【0102】上記のように、疾起90モワイヤポンディ ング技術を用いスタッドパンプで形成することにより、 任章の位置に突起9Gモ尼成することが可能となり、外 団接続端子となる交配906所定位置にお易に形成する ことができる。また、突起90の形成は、半導体装属の。 製造工程の内、技術工程においてワイヤ8の配収時に一 活的に形成することが可能となり、製造工程の所略化を 囚ろことができる。

【0103】また、宍昆9Gのあさはスタッドパンプモ 技量器技み重ねて配款することにより任意に設定するこ 30 とができる。図37(A)に示される疾起9Hは、スタ ッドパンプモ3個ほみ並ねることにより図36(B)に 示される1低のスタッドパンプにより兵起9Gモ形成し た様式に比べて高さを高くしたものである。

【0104】また突起の本さそあくする粒の方法として ロ 「中17(B)に示されるようにテめリード3にプロ ック状の基準性部材41を選項性推着所等により固定し ておき、この資電性部材41の上部に図37 (C) に示 されるようにスタッドパンプ42モ形成し、ほ居された 選挙性部材41とズタッドパンプ42とが抑制して交易 地である。具体的には、例えばエッチング性により発起 t0 91を形成する構成としてもよい。この様成の場合、交 起り1の高さは海竜性部材41の高さにより決められる こととなるが、プロック状の導電性配材41に頂点の大 きさのものが提供されており、よって央配9!の届さを ・ 任意に設定することができる。

> 【0105】巻38は、鎌台工権の業形例を示してい で、上記した実施的では、包16万里四20に示したよ うに半路はチップでとサードフレーム11とを示定を圧

ム11とも後合するは成としてもよい。

【0 1 0 6】 また、テープ状程を列4 5 の配給过度は、 半導体チップ2の上面だけではなく、図38に示される ようリードフレーム11の下面にも立けてもよく、また リードフレーム11の下面のみに設けた構成としてもよ い。更に、テープ伏技者刺45の配設的医は、発展パッ ド6の形成位置を除く図中矢印义で示す範疇であれば、 自由に改定することができる。 尚、テーブ状態着剤 4.5 は、牛茣体チップ2とリードフレーム11とモ電気的に 絶縁する必要があるため、絶縁性接着期である必要があ 10 З.

【0107】図39乃至図42は、推放工程の変形例を 示している。上記した実施例では、図21及び図22に 示されるように電極パッド6とリード3とを接続するの にワイヤ8を用いた核成を示したが、図39万差図42 に示す変形例では電極パッド6とリード3とを遺技技技 するダイレクトリードホンディング (DLB) 方法を用 いたことを特徴としている.

【0108】図39及び図40に示す例では、リード3 を例えば母音波旋動子に接続された接合检算46を用い 10 て直接的に発在パッド 6 に茂合する様式とされている。 しかるに、この構成では反音放脈動する性合指具 4.6に より、草槿パッド6にダメージが見生するおそれがあ ろ.

【0109】そこで図41及び図42に示す例では、子 め着色パッド6にスタッドパンプ47を配益しておき. このスタッドバンブ47にリード3を当住させた上で加 然は具48を用いてスタッドパンプ47を如熱熔散し竜 塩パッド6とリード3を推統する構成とされている。こ の投稿方法によれば、電極パッド6が損傷するおそれは 10 なく、伝統工程のは既住を向上させることができる。

【0110】また。図39万至図42に示じた核統工程 によれば、ワイヤ8を用いて電気パッド6とリード36 体装匠 1 の母気特性を向上させることができ、高速の半 3年テップでに対応することができる。

【0111】四43万至四44は、對止實際配設工程の 変形例を示している。上記した実施的では、②23及び 図24に示されるように全型30を構成する下型32の キャピティ 底面は 半導体チップ 2 の上面 2 & と直接当後(1) を図ることができる。また、は水原 5 花式の発明によれ し、この上面であには放熱特性を向上させる面から封止 形指 4 が配款されない良症とされていた。

【0112】しかるに、半導体装成1が使用される要填 が厳しい(例えば、多屋県境)時には鉄熱性よりも製金 性等をより必要とする場合が生じ、このような場合には 対止形態 4 により 半選 はチップ 2 を完全に昇止する必要 がある。匿名3及び匿名をに示す金数50に、火速ルチ ググミを対立を返して完全に打止する機械ともだてい.

ャピティ52が、図43に示されるように半端はチップ 2の外角面から離断しており、よって図44に示される ように封止財政4を企型に充填した状態で半速体チップ シニルでに対止歯隔々に対止された模式となる。このよ うに、半導体チップ2に対する封止指揮4の配款位置 は、企型30、50に形成されるキャビディ33、52 の形状を確定変更することにより任意に改定することが できる.

11

【01]4】また、上型31にリード3に形成された宍 尼9を禁着する凹部を形成しておくことにより、 ほ 4 5 に示されるような疾起りが対止樹脂もから大きく突出し た構成の半導体禁電 6 0 を形成することも可能である。 図45に示す中導体装置60は、突起9が封止制度6か ら大きく英出しているため実益基板10に対する実装性 は良好であり、よってお記した実施供に低る半導体装置 1のようにパンプ5を設ける必要はなく、半導体装置6 0の製造工程の簡単化を図ることができる。

[0115]

【見明の効果】上述の如く本見明によれば、下記のほ々 の効果を実現することができる。 森坎頂1及び建坎頂2 尼島の見明によれば、半部はチップは対止側部により封 止されるため、耐熱性、磁気的弦度及び耐湿性を向上さ こうここができる。また、常色パッドとリードとの間で 足茸を引き回すことができるため、リードのレイアウト を草紙パッドのレイアウトに何わらず設定することが可 軽となり、実装基柢とのマッチング性を向上させること ができる。また、対止制御は引き回された配議を確実に 保護するためこれによってもは既性を向上させることが でき、また外部技統総子に封止出版から真出しているだ の実施各板との電気的程度を延興に行うことができる。

【0116】また、辣水薬3花粒の発明によれば、逆木 半導体チップとリードとの地段材として配収されるポリ イミド祭を推着剤として用いてるため、半導体チップと リードの絶縁とは合を一括的に行うことができ、よって 絶縁材と技権剤とも別価に配設する構成に比べて検法の **簡単化及び製造の容易化を図ることができる。** 

【01】7】また、技术項4記載の発明によれば、交給 モリードと一体的に形成したことにより、女君とリード モ別間の材料により構成する場合に比べて構造の原単化 ば、配輪としてワイヤモ用いたことにより、前足した電 ザツ: ドニリードとの間における配案の引き回しを答あ に行うことができる。

【0118】また、建本年6記載の発明によれば、英葛 にパンプを形成したことにより、交起を直接実営基紙に 実装する横庭に比べて、半導体装置の主体系指への接続 そな長に行うことができる。また、彼は毎年記載の民命。 にはたば、推治でぬけた。これ、アミリセスを中心化と

構成としているため、リードと牛選体チップとの地位と 接合を一括的に行うことができる。

【0119】また、採焼工程では半導体チップに形成さ れている危極パッドと前記リードとも配換を引き回し接 成するため、この引き回しも選重設定することにより、 **宅医パッドのレイアウトに対してリードのレイアウトモ** 変更することが可能となる。また、半導体装置はリード 形成工程、混合工程、技术工程及び対止限指配設工程の 4 工程のみて製造される。このように少ない工程で半さ 体祭運が製造されるため、生産効率を向上させることが 10 できる.

【0120】また、ロボ項8記載の発明によれば、ポリ イミド峡に印加する歴度等を所定範囲内に制御すること なく後合処理を行うことができるため、後合処理を容易 に行うことができる。また、証珠度8記載の発明によれ ば、技統工程で、電低パッドとリードとモダイレクトリ ードポンディング法を用いて電気的に推成するため、筋 単かつ確実に電極バッドとリードとの技法処理を行うこ とができる.

【0121】主た、経水項10及び2次項11記載の発 10 勢によれば、アウターリード系のリードビッチに対して インナーリード部のリードピッチが小さく数定されてい るため、インナーリード部が電気的に接続される半導体 チップの電極パッドの配数ピッチが小さくてもこれに対 応させることができ、かつ実数基板と電気的に技味され るアウターリード餅のリードピッチは大きいため、英袋 苗仮への実装性を向上させることができる。また、突尽 がアウターリード邸に形成されることにより、この交民 を外部技法は子して用いることができ、これによっても 実装性を向上させることができる。

【0122】また、緑木頂12及び建木頂13記載の見 明によれば、交配が一体的に形成された数ピッチのリー ドモ客島に形成することができる。また、江太頂14記 既の見明によれば、リードパターンを形成するリードパ ターン形成工性と、央尼モ形成する英尼形成工程とモ別 色に行うことにより、各材の厚さも英窓のあさに向わら、 丁選定することができ、よって得い番材を用いることに よりリードパターンの数ピッチ化を図ることができる。 また、突起形成工程においては、任意の高さを有する突 起を形成することが可能となり、設計の自由度を向上さ 40 ド幕を配益する処理を改明するための包である。 せることができる。

【0123】 更に、請求項15万至17記載の発明によ れば、英紀形成工程において突起の形成を容易に行うこ とができる。

【図面の窓里な女病】

【四1】本発鉄の一実施所である半進体な屋を示す断面 日である。

(とう) とびはしてものたかしてきらばなるものとか。

示す底面区である。

【図4】本見明の一実施門である半選体装置の実形例を 示す底面図である。

【図 5】 本発明に任るリードフレームの製造方法の第: 実施例を広鳴するための図であり、 番材を示す図であ ろ.

【図 6】 本見明に低るリードフレームの製造方法の第: 実施例を収明するための区であり、所述位属にマスクを 足なした世界を示す位である。

【図7】本発明に係るリードフレームの製造方法の第1 実施例を取明するための間であり、第1のエッチングエ 但が終了した状態を示す図である。

【図8】本見明に低るリードフレームの製造方法の第1 実施例を収明するための配であり、所定位置にマスクを 配益した状態を示す名である。

【図9】本見明に伝るリードフレームの製造方法の第1 実施例を説明するための配であり、完成したリードフレ ームを示す図である。

【図 10】本発明に係るリードフレームの製造方法の第 2 実施例を説明するための図であり。第1の差別を示す 図である、

【図11】本見明に低るリードフレームの製造方法の第二 2 実施例を説明するための図であり、第2 の基材を示す ❷である.

【図12】本見朝に係るリードフレームの製造方法の第 2 実施例を説明するための図であり、第1の番目と第2 の基材を推合した状態を示す回てある。

【図13】リードパターンと突起パターンとが重なり合 った部位を拡大して示す平面図である。

【図14】リードパターンと交起パターンとが重なり合 った郎位を加大して示す側面図である。

【四15】本発明に係るリードフレームの製造方法の集 2 実施例を放明するための間であり、完成したリードフ レームモボイ四である。

【回16】本見明に係る半等体装置の製造工程の接合工 程を収明するための区であり、ポンディングパッド部の 形成を反明するための回である。

【図17】本発明に係る半導体装置の製造工程の指含工 役を説明するための回であり、半時体チップにポリイミ

【図18】本見明に係る半高体装図の監査工程の符合工 程を表明するための図であり、半路体チップにリードフ レームを配収する処理を放出するための図である。

【四】9】本発見に係る半週は各國の製造工程の採合工 左を反射するための間であり、ポリイミド度を注着剤と して複載させて半点体チップとリードフレームとを存在 下る処理を応続するための区である。

示す囮である。

【図21】本発明に低る半週は空間の製造工程の接段工程を設明するための図であり、キャピラリを用いてワイヤの配換処理を行っている状態を示す図である。

【図22】本発榜に紙る半端体盤屋の製造工程の程度工程を設明するための図であり、電極パッドとリードとの間にワイヤが配設された状態を示す図である。

【図23】本見明に係る半導体装置の製造工匠の封止樹 紙配設工程を説明するための図であり、半導体チップが 重型に装着された状態を説明するための図である。

【図24】本発明に係る半導体装置の製造工程の封止機 施配設工程を取明するための図であり、企型に封止制作 が元項された状態を取明するための図である。

【図25】本発明に係る半導体装置の製造工程の対止器 取配設工程を設備するための図であり、間距対止された 半導体チップが企型から解型された状態を放明するため の図である。

【図26】本発明に係る半導体装量の製造工程のパンプ 形成工程を取明するための図であり、ホーニング処理を 実施している状態を示す図である。

【図27】本発明に係る半導体装置の製造工程のパンプ 形成工匠を説明するための図であり、外禁メッキ処理を 実施している状態を示す図である。

【図28】本見明に築る半導体装定の製造工程のパンプ 形成工程を改明するための図であり、外鉄メッキ処理が 終了した状態を示す図である。

【図29】本見明に係る半導体装置の製造工程のパンプ 形成工程を説明するための図であり、パンプも形成した 状態を示す図である。

【図30】本具明に係る半導体装置の製造工程のパンプ 10 形成工程を説明するための区であり、完成した半導体装置を示す図である。

【図31】本兄明に紙る半連体基度のは禁工程を試明するための図であり、ソケットを用いては禁を行う方法を示す図である。

【図32】本見明に低る半線体装置の試験工程を設明するための図であり、プローブを用いて試験を行う方法を示す図である。

【図33】半導体装置を美望基板に実装する実施工程を 設明するための図である。

【図34】 交起の平面形状を異ならせた変形性を示す図である。

【図35】 突起の断距形状を長ならせた変形性を示す密である。

【図36】スタッドパンプにより来起を形成する様式を展開するための姿である。

【図さて】スタッドバンブにより突起を形成さる構成の

【図39】接続機成の変形的を示す窓であり、電極パッドに重接リードを接続する方法を説明するための図である。

【図40】 住民株成の変形例を示す図であり、電極パッドに風機リードが推続された状態を示す図である。

【図41】 住民株式の交形例を示す図であり、電腦パッドにリードモスタッドパンプを介して推検する方法を表明するための図である。

【図42】接続製成の変形所を示す図であり、電極バッ 10 ドにリードモスタッドバンプを介して頂頂した状態を示す図である。

【図43】対止制度配及工程の変形例を反明するための 図であり、全型に半導体チップが基常された状態を示す 図である。

【図44】対止器理定以工程の変形例を取明するための図であり、会型に対止機器が充填された状態を示す図である。

【図45】交起が封止出版より大きく交出した様式の半導体装置を示す図である。


#### 20 【符号の説明】


- 1.60 半氯仿宏显
- 2 単導体テップ
- 3 11-1
- 3a インナーリード部
- 3 b アウターリード針
- 4 對止附頭
- 5 パンプ
- 6 電極パッド
- 8 714
- 9. 9 A ~ 9 1 突呂
- 10 英农坚板
- 11. 20 リードフレーム
- 12 各村
- 13.17 720
- 21 第1の基材
- 22 第2の基材
- 23 リードパターン
- 2.4 英尼パターン
- 28 胎具
- 10 29 キャピラリ
  - 30.50 全型
  - 3 1 上型
  - 32.51 下型
  - 33. 52 キャピティ
  - 34 学田様
  - 35 半田類
  - 4.1 温電性器以


: 2


4.8 灰無指異

2.7












.

.

1








.

[8 4 5]



•

フロントページの妖き

(72) 発明者 字野 正

神奈川県川崎市中原区上小田中1015春

地 富士通株式会社内

(71)兒明香 莊沢 哲也

神奈川県川崎市中原区上小田中1015島

地 富士通牒式会社内

(72)兒明者 脇 政樹

**尼児島県羅摩部入来町副田5950番地** 

株式会社九州富士造エレクトロニクス内

# JAPANESE PATENT LAID-OPEN PUBLICATION NO. HEISEI 8-306853

#### [TITLE OF THE INVENTION]

SEMICONDUCTOR DEVICE, FABRICATION METHOD THEREOF,

5 AND FABRICATION METHOD FOR LEAD FRAME

#### [CLAIMS]

10

15

1. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:

protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

- 2. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:
- protrusions are formed on the leads, respectively, in

191561 01

such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode pacs not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

- 3. The semiconductor device according to claim 1 or 2,
  wherein the semiconductor chip and the leads are bonded together
  by an adhesive comprised of a polyimide film.
- 4. The semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that it is integrally with an associated one of the leads.
  - 5. The semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

20

- E. The semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump.
- 7. A method for fabricating a semiconductor device

10

comprising the steps of:

forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed;

arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together;

connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, respectively, thereby electrically connecting the electrode pads and the leads together; and

- forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.
- 8. The method according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.
- 9. The method according to claim 7 or 8, wherein the

56:56: v:

electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

and the second of the second o

10. A lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.

- 10 Il. The lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2).
  - 12. A method for fabricating a lead frame according to claim 10 or 11, comprising:
- a primary etching step for conducting a half-etching

  process for a blank while using a mask arranged on the blank at the protrusion forming region; and
  - a secondary etching step for conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

25

13. A method for fabricating a lead frame according to claim 10 or 11, comprising the steps of:

preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other;

forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank;

forming a protrusion pattern on the second blank in such a fashion that the protrusion pattern is arranged at the protrusion forming region;

overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and

removing unnecessary portions of the first and second blanks.

20

25

5

10

15

14. A method for fabricating a lead frame according to claim 10 or 11 comprising the steps of:

forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and forming the protrusions at a desired region on the lead

591561 vi

pattern after completion of the lead pattern forming step.

- 15. The method according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.
- 16. The method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.
- 17. The method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

[DETAILED DESCRIPTION OF THE INVENTION]
[FIELD OF THE INVENTION]

The present invention relates to a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device.

In particular, the present invention relates to a semiconductor device having a structure encapsulating a semiconductor chip and leads by resin, a method for fabricating the semiconductor

10

20

25

device, and a method for fabricating a lead frame used in the semiconductor device.

The recent trend of electronic appliances to be downsized has resulted in efforts to achieve an increased density
and increased mounting efficiency of semiconductor devices. It
is also expected to obtain an improvement in the reliability of
electronic appliances. In addition, there is demand for an
improvement in the reliability of semiconductor devices.
Furthermore, it is expected for semiconductor devices to achieve
a reduction in costs.

Accordingly, developments of semiconductor devices capable of satisfying the above mentioned demands are strongly required.

#### 15 [DESCRIPTION OF THE PRIOR ART]

Recently, a flip chip type mounting structure has been proposed as a scheme capable of achieving a high-density mounting. Such a flip chip type mounting structure is widely used in multi chip modules (MCMs). In accordance with the flip chip mounting scheme applied to MCMs, no resin encapsulate is formed. Instead, bumps are formed on electrode pads of a semiconductor chip (bare chip), respectively. In this case, mounting of the bare chip is achieved by bonding the bare chip to electrode portions formed on a circuit board (mother board) in a face down bonding fashion.

15

20

25

In accordance with the use of the flip chip type mounting structure, it is possible to mount semiconductor devices on a mother board at a high density. An improvement in electrical characteristics is also achieved because the semiconductor devices are electrically connected to the mother board by means of bumps directly formed on the bare chips of the semiconductor devices.

### [SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

10 However, the bare chips not encapsulated by resin involve problems in that they exhibit a degradation in heat resistance, mechanical strength, and temperature resistance. Furthermore, since bumps are directly formed on electrode pads formed on each bare chip, the layout of the electrode pads formed on the bare chip is rendered to be the layout of outer connecting terminals (bumps) as it is.

Generally, semiconductor chips have different layouts of electrode pads thereof in accordance with the manufacturers thereof. Accordingly, even for semiconductor devices having the same function, the user should design a wiring pattern of the mother board to match the kind of those semiconductor devices (manufacturer). In the conventional mounting structure using bare chips, there are problems of a degradation in the matching ability of semiconductor devices to the mother board and an increased burden to the user because no standardization for

15

25

outer electrode terminals of semiconductor devices is made.

In order to solve the above mentioned problems, the standardization may probably be made by processing the surface of a chip and forming a wiring on the processed chip surface. However, this scheme requires a number of processes with a high accuracy to form a desired wiring. Furthermore, there are problems of an increase in costs and a degradation in the efficiency of production.

The present invention has been made in view of the above mentioned problems, and an object of the invention is to provide a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device, which are capable of achieving a standardization of outer electrode terminals to keep the reliability of a semiconductor chip used, a reduction in costs, and an improvement in the efficiency of production.

[MEANS FOR SOLVING THE SUBJECT MATTERS]

The above subject matters can be solved by the following means.

The invention of claim 1 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the

10

15

20

25

semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

The invention of claim 2 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode pads not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

The invention of claim 3 is characterized by the semiconductor device according to claim 1 or 2, wherein the semiconductor chip and the leads are bonded together by an adhesive comprised of a polyimide film.

The invention of claim 4 is characterized by the semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that

it is integrally with an associated one of the leads. The invention of claim 5 is characterized by the semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

The invention of claim 6 is characterized by the 5 semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump. invention of claim 4 is characterized by a method for fabricating a semiconductor device comprising the steps of: forming leads each provided with a protrusion at a region where 10 an outer connecting terminal is to be formed; arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film 25 between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together; connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, 20 respectively, thereby electrically connecting the electrode pads and the leads together; and forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.

The invention of claim 8 is characterized by the method

25

15

20

25

according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.

------

The invention of claim 9 is characterized by the method according to claim 7 or 8, wherein the electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

The invention of claim 10 is characterized by a lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.

The invention of claim 11 is characterized by the lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2). The invention of claim 12 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising: a primary etching step for conducting a half-etching process for a blank while using a mask arranged on the blank at the protrusion forming region; and a secondary etching step for

10

15

20

conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

· · · · •

The invention of claim 13 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising the steps of: preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other; forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank; forming a protrusion pattern on the second blank in such a fashion that the protrusion pattern is arranged at the protrusion forming region; overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and removing unnecessary portions of the first and second blanks.

The invention of claim 14 is characterized by a method for fabricating a lead frame according to claim 10 or 11 comprising the steps of: forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and forming the protrusions at a desired region on the lead pattern after completion of the lead pattern forming step.

The invention of claim 15 is characterized by the method

10

according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.

. . . . . . . . .

The invention of claim 16 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.

The invention of claim 17 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

#### [FUNCTIONS]

Each of the above mentioned means serves as follows.

In accordance with the invention of claims 1 and 2, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit

10

2.5

board can be surely provided.

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polynmose film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive.

Accordingly, it is possible to simplify the structure of the semiconductor device while achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

the transfer of the contract o

In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is formed on each protrusion. Accordingly, it is possible to achieve an easy connection of the semiconductor device to the circuit board, as compared to the case in which the protrusion is directly mounted on the circuit board. In accordance with the invention of claim 7, the leads and semiconductor chip are

10

15

20

25

bonded together by maintaining the polyimide film at a certain temperature and a certain pressure, thereby causing the polyimide film to serve as an adhesive. Accordingly, the insulating and bonding processes for the leads and semiconductor chip can be simultaneously conducted.

and the second second second second

Since each electrode pad formed on the semiconductor chip is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim 8, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range.

In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process. In accordance with the invention of claim

10

15

than the lead pitch of the outer lead portions is less than the lead pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal. Accordingly, it further improves the mounting efficiency.

سينيعو والشكيلي والأراب والمراجع والمال والمالي والمالي والمراجع و

In accordance with the invention of claim 12, it is possible to form leads each integrally formed with a protrusion by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads.

The pitch of the leads is determined by the thickness of the blank upon forming the leads. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank. Accordingly, a reduced lead pitch can be obtained when the blank has a reduced thickness.

Meanwhile, where leads provided with protrusions are

10

15

20

25

formed, the thickness of the blank is determined by the height of the protrusions. It is impossible to form leads having a small pitch by simply etching the blank having a thickness equal to the height of the protrusions. In accordance with the present invention, however, it is possible to form leads having a small pitch, even when the leads have a structure provided with protrusions, by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions, and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads. As apparent from the above description, the pitch of the protrusions can be reduced to a pitch substantially equal to the thickness of the blank.

In accordance with the invention of claim 13, the first and second blanks have thicknesses respectively selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other. For this reason, each of the first and second blanks has a thickness less than the height of the protrusions. In the lead pattern forming step, a lead pattern having the same shape as the whole shape of the leads is formed on the thin first blank. Accordingly, it is possible to reduce the lead pitch of the lead pattern formed in accordance with the above mentioned

10

15

20

25

relation between the blank thickness and lead pitch.

In the protrusion pattern forming step, a protrusion pattern is formed on the second blank in such a fashion that it is arranged at the protrusion forming region. In the bonding step, the first and second blanks are bonded together in a state in which they are overlapped with each other. The lead pattern and protrusion pattern are overlapped with each other at the protrusion forming region. The blank thickness at the protrusion forming region corresponds to a desired height of the protrusions. At the removing step, unnecessary portions of the blanks are removed, thereby forming leads.

Accordingly, a reduction in lead pitch is achieved because the thickness of the blank used in the formation of the lead pattern is small. On the other hand, since the lead pattern and protrusion pattern are overlapped with each other at the protrusion forming region, it is possible to form protrusions having a desired thickness. In accordance with the invention of claim 14, the lead pattern forming step and the protrusion forming step are conducted in a separate fashion. Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in the freedom of design is also achieved.

In accordance with the invention of claims 15 to 17, it is possible to easily conduct the protrusion forming process.

## [EMBODIMENTS]

Now, preferred embodiments of the present invention will be described in conjunction with the annexed drawings. Figs. 1 and 2 illustrate a semiconductor device 1 according to an embodiment of the present invention. Fig. 1 is a cross-sectional view of the semiconductor device 1 whereas Fig. 2 is a bottom view of the semiconductor device 1.

As shown in the figures, the semiconductor device 1 mainly includes a semiconductor chip 2, a plurality of leads 3, a resin encapsulate 4, and bumps 5. The semiconductor chip 2 is provided at the central portion of its lower surface with a plurality of electrode pads 6 arranged in a line. Each of the leads 3 has an inner lead portion 3a and an outer lead portion 3b. The leads 3 are bonded to the lower surface of the semiconductor chip 2 by means of a polyimide film 7.

The polyimide film 7 serves as an insulating member for electrically insulating the leads 3 from a circuit surface 2A formed on the lower surface of the semiconductor chip 2. The polyimide film 7 also serves as an adhesive for bonding the leads 3 to the semiconductor chip 2 as described hereinafter. Since the polyimide film 7 functions as both the insulating member and the adhesive, it is possible to simplify the

20

. . . . . .

fabrication of the semiconductor device 1 which achieving an easy fabrication of the semiconductor device 1, as compared to the case in which the insulating member and the adhesive are separately provided.

the second of the second

Wires 8 are arranged between the inner leads 3a and the electrode pads 6 of the semiconductor chip 2, respectively. The semiconductor chip 2 is electrically connected with the leads 3 by the wires 6, respectively. A protrusion 9 is formed at a desired position of the outer lead portion 3b included in each lead 3 in such a fashion that it is integral with the outer lead portion 3b. In most cases, the leads 3 having the above mentioned structure are arranged on the lower surface of the semiconductor chip 2. This arrangement is called a "lead on chip (LOC)" structure. By virtue of this arrangement, the

The resin encapsulate 4 is made of, for example, epoxy resin. This resin encapsulate 4 is formed in accordance with a molding process, as described hereinafter. The resin encapsulate 4 is disposed at the lower surface and side surfaces of the semiconductor chip 2 to have desired thicknesses, respectively. In the illustrated embodiment, the resin encapsulate 4 does not exist at the upper surface of the semiconductor chip 2, that is, a heat dissipation surface.

The resin encapsulate 4 is configured in such a fashion that its thickness (indicated by the arrows H) from the surface

20

10

15

20

of the semiconductor chip 2 formed with the electrope pads  $\ell$ , that is, the lower surface of the resin encapsulate 4, is not more than the height (indicated by the arrows W) from the lower surface of the resin encapsulate 4 to the tip of the protrusion 9, but not less than the height (indicated by the arrows h) from the lower surface of the resin encapsulate 4 to the apex of a roof of the wire 8 (h  $\leq$  H  $\leq$  W). By virtue of this configuration, at least the tip 9a of each protrusion 9 is surely exposed from the resin encapsulate 4. In this case, the wires 8 and the leads 3, except for the exposed portions of the protrusions 9, are encapsulated by the resin encapsulate 4.

The second of th

Since the semiconductor device 1 of this embodiment is configured in such a fashion that a desired portion of the semiconductor chip (that is, the portion except for the upper surface) is encapsulated by the resin encapsulate, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Also, an improvement in the reliability of the semiconductor device 1 is achieved because the resin encapsulate 4 surely protects the wires 8. In addition, it is possible to surely obtain an electrical connection to a circuit board 10 because at least the tip 5a of each protrusion 9 serving as an outer connection terminal is surely exposed from the resin encapsulate 4.

Now, a description will be made in conjunction with a plurality of leads 3 arranged on the lower surface of the

10

15

20

25

semiconductor chip 2 while referring to Fig. 2. For the convenience of description, the resin encapsulate 4 arranged on the lower surface of the semiconductor chip 2 is removed from Fig. 2. As shown in Fig. 2, the leads 3 are configured in such a fashion that the lead pitch of adjacent inner lead portions la (indicated by the arrows Pin) is less than the lead pitch of adjacent outer lead portions 3b (indicated by the arrows Pout). In detail, the lead pitch Pin of the inner lead portions 3a corresponds to about half the lead pitch Pout of the outer lead portions 3b (Pin = Pout/2). The lead pitch Pout of the outer lead portions 3b is substantially equal to the thickness W of each lead 3 at a region where the protrusion 9 is formed.

• •-

Since the lead pitch Pin of the inner lead portions 3a is small as compared to the lead pitch Pout of the outer lead portions 3b, the inner lead portions 3a can cope with a possible small pitch of the electrode pads 6 of the semiconductor chip 2 to which the inner lead portions 3a are electrically connected. On the other hand, since the lead pitch Pout of the outer lead portions 3b (protrusions 9) electrically connected to the circuit board 10 is large, it is possible to achieve an improvement in the mounting efficiency of the semiconductor device 1 on the circuit board 10.

Meanwhile, the semiconductor device 1 according to the illustrated embodiment has a configuration in which the electrical connection of the electrode pads 6 arranged on the

semiconductor chip 2 to the circuit board 10 is not achieved by the bumps 5 directly formed on the electrode pads 6, but achieved by the wires 8 arranged between the electrode pads 6 and the inner leads 3a. Accordingly, an electrical signal from each electrode pad 6 can be transferred to the outside of the semiconductor device 1 via the associated lead 3 and wire 5. This makes it possible to set the layout of the leads 3 irrespective of the layout of the electrode pads 6.

In the case of Fig. 2, electrical signals from the electrode pads 6 centrally formed on the semiconductor chip 2 <u> 10</u> are outwardly transferred via the wires 8 and leads 3. Also, the protrusions 9, which serve as outer connecting terminals, are arranged at the peripheral portion of the semiconductor chip 2. Where the electrode pads 6 are formed at the peripheral 15 portion of the semiconductor chip 2, as shown in Fig. 3, it is possible to arrange the protrusions 9 serving as outer connecting terminals at a region inside the electrode pads 6 because electrical signals from the electrode pads 6 can be outwardly transferred via the wires 8 and leads 3. Furthermore, 20 the protrusions 9 serving as outer connecting terminals may be arranged at a region outside the semiconductor chip 2, as shown in Fig. 4.

Since electrical signals from the electrode pads 6 can be outwardly transferred using the leads and wires 0, an improvement in the matching ability of the semiconductor device

l to the circuit board 10 is achieved. It is also possible to easily set the layout of the protrusions 9, which serve as outer connecting terminals, to be the layout of standard outer connecting terminals. Accordingly, a reduction in the burden to the user of the semiconductor device 1 is achieved.

\_\_\_\_\_

Now, a method for fabricating the semiconductor device I having the above mentioned configuration will be described. The semiconductor device I according to the present invention is fabricated using four basic processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process, along with two additional processes, that is, a bump forming process and a testing process. The fabrication method will be described in conjunction with the above mentioned processes, respectively.

Figs. 5 to 9 illustrate a first embodiment associated with the lead forming process. This lead forming process is a process for forming a lead frame 11 which is a blank for forming the leads 3. For the formation of the lead frame 11, a flat blank 12 is first prepared, as shown in Fig. 5. The blank 12 may be a lead frame blank made of, for example, 42 ALLOY and having a thickness corresponding to the height W of the protrusions 9.

Thereafter, a mask 13 (indicated by small dots) is arranged on the blank 12, as shown in Fig. 6. The mask 13 covers a region (denoted by the reference numeral 14) to be

10

15

formed with the protrusions 9 and a region (denoted by the reference numeral 15) to be formed with cradles.

After the arrangement of the mask 13, a half-etching process (primary etching process) is conducted for the blank 11. In the illustrated embodiment, the half-etching process for the blank 12 is carried out in accordance with a wet etching method (of course, other etching methods, for example, a dry etching method, may be used). The etching time is set so that the thickness of an etched portion (the white portion in Fig. 6) corresponds to about half the thickness W of the blank 12 (W/2).

Fig. 7 shows a state in which the mask 13 is removed after completion of the half-etching process. In this state, the blank 12 maintains the thickness W only at its portion corresponding to the region 14 to be formed with protrusions 9 and its portion corresponding to the region 15 to be formed with cradles 15. The remaining portion of the blank 12 (denoted by the reference numeral 16) has a thickness corresponding to W/2 by virtue of the half-etching.

above, the blank 12 is subjected to another etching process under the condition in which a mask 17 (indicated by small dots) is arranged to cover a region (denoted by the reference numeral 18) to be formed with leads 3 along with the region 15 to be formed with cradles.

In accordance with the etching process (secondary etching

process), the portions of the blank 12 not covered with the mask 17 are removed. Thus, a lead frame 11 provided with a plurality of leads 3 having a structure as shown in Fig. 9 is obtained. If necessary, silver may be plated on a desired portion of the lead frame 11 (corresponding to the region formed with the leads 3).

The lead frame 11 formed as mentioned above has a structure in which each lead 3 has an inner lead portion 3a, an outer lead portion 3b, and a protrusion 9 integrally formed together. In this structure, the protrusion 9 has a thickness corresponding to W whereas the inner lead portion 3a and the outer lead portion 3b except for its part corresponding to the region formed with the protrusion 9 have a thickness corresponding to W/2.

The relation between the lead pitch and the thickness of the blank 12 will now be described. The pitch of the leads 3 is determined by the thickness of the blank 12 upon forming the leads 3. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank 12. Accordingly, a reduced lead pitch can be obtained when the blank 12 has a reduced thickness.

Meanwhile, where leads 3 provided with protrusions 9 are formed, the thickness of the blank 12 is determined by the height of the protrusions 9. It is impossible to form leads having a small pitch by simply etching the blank 12 having a

thickness equal to the height of the protrusions 9. In accordance with the present invention, however, it is possible to form leads 3 having a small pitch (the lead pitch Fin in Fig. 11a), even when the leads 3 have a structure provided with protrusions 9, by conducting a primary etching process for the blank 12 in accordance with a half-etching method in such a fashion that the blank 12 has a reduced thickness (a thickness corresponding to about W/2) at its portion except for the region 14 to be formed with the protrusions 9, and then conducting a secondary etching process for the thickness-reduced portion of the blank 12 to form the leads 3. For the same reason, the pitch Pout of the protrusions 9 (outer lead portions 3b) can be reduced to a pitch substantially equal to the thickness W of the blank 12.

For instance, where a typical lead frame blank having a thickness of 0.10 mm is used, it is possible to obtain a minimum pitch Pout of the outer lead portions 3b and protrusions 9 corresponding to 0.10 mm (Pout = 0.10 mm) and a minimum pitch Pin of the inner lead portions 3a corresponding to 0.05 mm (Pin = 0.05 mm). In the case of a typical lead frame blank having a thickness of 0.15 mm, it is possible to obtain a minimum pitch Pout of the outer lead portions 3b and protrusions 9 corresponding to 0.15 mm (Pout = 0.15 mm) and a minimum pitch Pin of the inner lead portions 3a corresponding to 0.075 mm (Pin = 0.075 mm). Where a typical lead frame blank having a thickness

of 0.20 mm is used, it is possible to obtain a minimum pitch.

Pout of the outer lead portions 3b and protrusions 9

corresponding to 0.20 mm (Pout = 0.20 mm) and a minimum pitch.

Pin of the inner lead portions 3a corresponding to 0.10 mm (Pin = 0.10 mm).

On the other hand, the position of each protrusion 9 is determined by the position of the mask 13 shown in Fig. 6. That is, the position of each protrusion 9 can be optionally determined by appropriately varying the position of the mask 13.

For this reason, the positions of the protrusions 9 serving as outer connecting terminals can be set within a certain degree of freedom in accordance with a lead forming method included in the illustrated embodiment. Therefore, it is possible to easily form the protrusions 9 at predetermined positions for standard outer connecting terminals, respectively.

Next, a second embodiment associated with the lead forming process will be described. Figs. 10 to 15 illustrate the second embodiment associated with the lead forming process. For the formation of a lead frame 20 in this embodiment, a first blank 21 shown in Fig. 10 and a second blank 22 shown in Fig. 11 are first prepared.

The thicknesses of the blanks 21 and 22 are determined so that the total thickness obtained in an overlapping state of the blanks 21 and 22 corresponds to the height W of each protrusion 9. In this embodiment, the thicknesses of the blanks 21 and 22

20

are set to be W/2, respectively. The blanks 21 and 22 have different thicknesses, respectively, in so far as the total thickness obtained in an overlapping state of the blanks 21 and 22 corresponds to the height W of each protrusion 9.

- -.

The first blank 21 shown in Fig. 10 is made of a lead frame material such as 42 ALLOY. This first blank 21 has a structure formed with a lead pattern 23 having the same pattern shape as that of the leads 3 when viewed in a plan view. This structure of the first blank 21 is obtained by previously conducting an etching process or a press-punching process for 30 the first blank 21. However, the lead pattern 23 of the first blank 21 has no protrusion in accordance with this lead forming process, as different from the lead forming process in which the protrusions 9 are formed. Accordingly, the lead pattern 23 has a thickness of W/2 at the entire portion thereof. In Fig. 10, the reference numeral 25 denotes a position determining slot which is formed during the formation of the lead pattern 23.

On the other hand, the second blank 22 shown in Fig. 11 is made of a lead frame material such as 42 ALLOY. This second . blank 22 has a structure formed with a protrusion pattern 24. This structure of the second blank 22 is obtained by conducting an etching process or a press-punching process for the second blank 22. The protrusion pattern 24 has a straight line pattern shape. In the protrusion pattern 24, regions to be formed with a certain number of protrusions 9 are arranged in parallel while

20

5.

10

15

being laterally spaced from one another. In Fig. 11, the reference numeral 26 denotes a position determining slot which is formed during the formation of the protrusion pattern 24.

يمينا ومنطقته والأمياء الأوراء المرازي المراز المرا

mentioned structures are then overlapped with each other by vertically aligning the position determining slots 25 and 26 with each other. In the overlapping state, the first and second blanks 21 and 22 are bonded together. The bonding of the first and second blanks 21 and 22 may be achieved using a conductive adhesive or a welding process. Fig. 12 shows the bonded state of the first and second blanks 21 and 22 may be achieved using a conductive

In the bonded state of the first and second blanks 21 and 22, the protrusion pattern 24 of the second blank 22 overlaps with protrusion forming regions on the lead pattern 23 of the first blank 22.

the overlapping region between the lead pattern 23 and protrusion pattern 24. Also, Fig. 14 is a cross-sectional view illustrating, in an enlarged scale, the overlapping region between the lead pattern 23 and protrusion pattern 24. As shown in Figs. 13 and 14, the lead pattern 23 having a thickness of W/2 corresponding to half the total thickness of the blanks overlaps, in a cross fashion, with the protrusion pattern 24 having a thickness of W/2 corresponding to half the total thickness of the total thickness of the blanks overlaps, in a cross fashion, with the protrusion pattern 24 having a thickness of W/2 corresponding to half the total thickness of the blanks. Accordingly, the regions to be formed

10

15

1

with the protrusions 9 have a thickness W corresponding to the total blank thickness. Accordingly, this thickness W is rendered to be the height of each protrusion 9 (Fig. 14).

After completion of the bonding process for the first and second blanks 21 and 22, the resulting structure is partially removed at its portion except for the portion where the lead pattern 23 and protrusion pattern 24 cross, using a pressing process or the like, thereby forming a lead frame 20 having leads 3 integrally formed with protrusions 9, as shown in Fig. 15.

Similarly to the lead frame 11 fabricated in accordance with the first embodiment, each lead 3 of the lead frame 20 fabricated in accordance with this embodiment has an inner lead portion 3a, an outer lead portion 3b, and a protrusion 9 integrally formed together. In accordance with this embodiment, the lead pattern 23 can be formed to have a small pitch because the first blank 21 has a thickness corresponding to W/2. This will be apparent by referring to the above mentioned relation between the lead pitch and the blank thickness.

Meanwhile, the position of each protrusion 9 is

determined by the position of the protrusion pattern 24 formed
at the second blank 22. That is, the position of each
protrusion 9 can be optionally determined by appropriately
varying the position of the protrusion pattern 24. For this
reason, the positions of the protrusions 9 serving as outer

10

15

20

25

connecting terminals can be set within a certain degree of freedom in accordance with the lead forming method included in this embodiment. Therefore, it is possible to easily form the protrusions 9 at predetermined positions for standard outer connecting terminals, respectively.

After the lead frame 11 or 20 (in the following description, only the lead frame 11 will be referred) is fabricated in accordance with the above mentioned lead forming process, a bonding process for bonding the lead frame 11 and semiconductor chip 2 together is conducted. Now, the bonding process will be described in conjunction with Figs. 16 to 20.

In this bonding process, gold is plated on the inner lead portions 3a of the lead frame 11 at regions where wires 8 are to be bonded in a subsequent connecting process, thereby forming bonding areas 27, as shown in Fig. 16.

Also, a polyimide film 7 is arranged on the surface of the semiconductor chip 2 formed with the electrode pads 6 in such a fashion that only the electrode pads 6 are exposed. The polyimide film 7 is made of a polyimide material having a glass transition point of 100 to 300 °C. In the state of Fig. 17, the polyimide film 7 is simply in a state laid on the semiconductor chip 2. In order to prevent the polyimide film 7 from being separated from the semiconductor chip 2, accordingly, the semiconductor chip 2 is arranged in such a fashion that its surface formed with the electrode pads 6 is upwardly positioned.

15

In other words, the semiconductor chip 2 is in a bare chip state not encapsulated by resin. The polyimide film 7 may be previously formed on the semiconductor chip 2 during a wafer process for forming the semiconductor chip 2.

Subsequently, the lead frame 11 shown in Fig. 18 is laid on the semiconductor chip 2 on which the polyimide film 7 is laid. The leads 3 (inner lead portions 3a) formed on the lead frame 11 face, in a high accuracy, the electrode pads 6 formed on the semiconductor chip 2. Thus, the position of the lead frame 11 is determined.

After the lead frame 11 is laid in position on the semiconductor chip 2, as mentioned above, a die 28 is lowered to press the lead frame 11 against the semiconductor chip 2, as shown in Fig. 19. The die 28 is equipped with a heating unit. Heat generated from the die 28 is applied to the polyimide film 7 via the lead frame 11.

The polyimide film 7 typically serves as an insulating

member for electrically insulating the semiconductor chip 2 and lead frame 11 from each other, as in conventional cases.

However, the inventors found the fact that the polyimide film 7 can serve as an adhesive when it is under a certain condition.

In detail, where the polyimide film 7 is made of a polyimide material having a class transition point of 100 to 300°C, it can serve as an adhesive when it is heated to a temperature higher than the glass transition point by 100 to 200°C while being

10

applied with a pressure of 1 to 10 Kgf/cm<sup>2</sup>.

In view of the above mentioned fact, the polyimide film T is heated to a temperature higher than the glass transition point by 100 to 200°C by the heater equipped in the die IE upon bonding the semiconductor chip 2 and lead frame 11 to each other while being applied with a pressure of 1 to 10 Kgf/cm² by the die 28 in accordance with the present invention. Accordingly, the polyimide film 7 can serve as an adhesive. Thus, it is possible to bond the semiconductor chip 2 and lead frame 11 to each other by means of the polyimide film 7.

In accordance with the above mentioned configuration, it is unnecessary to use a separate adhesive for bonding the semiconductor chip 2 and lead frame 11 to each other, as compared to conventional cases using a polyimide film.

- Accordingly, it is possible to achieve a reduction in costs and a reduction in the number of processing steps used in the fabrication of the semiconductor device 1. Fig. 20 illustrates a state in which the semiconductor chip 2 and lead frame 11 are bonded to each other by the polyimide film 7.
- Although the bonding between the semiconductor chip 2 and lead frame 11 is achieved in accordance with the bonding method using the polyimide film 7, it may be achieved using other methods. For example, the bonding between the semiconductor chip 2 and lead frame 11 may be achieved using a method in which an adhesive is applied to both surfaces of the polyimide film

10

15

20

25

interposed between the semiconductor chip 2 and lead frame 11, as in conventional cases. Where this method is used, it is unnecessary to carry out a temperature control and a pressure control for the polyimide film. Accordingly, the bonding process is simply achieved.

After the semiconductor chip 2 and lead frame 11 are bonded to each other in accordance with the bonding process, a connecting process is carried out to electrically connect the leads 3 formed on the lead frame 11 to the electrode pads 6 formed on the semiconductor chip 2 by means of wires 8, respectively.

Fig. 21 illustrates a process for mounting each wire (for example, a gold wire) 8 between the bonding pad 27 (Fig. 16) formed on an associated one of the leads 3 and an associated one of the electrode pads 6 using capillaries 29. As well known, it is desirable for each wire 8 to be short in terms of an improvement in the electrical characteristics of the semiconductor device 1. On the other hand, in terms of a miniaturization and thinness of the semiconductor device 1, it is desirable for each wire 8 to have a low roof.

For this reason, it is preferred that a low-roof bonding process be used in mounting the wires 8. For such a low-roof bonding process, a variety of methods are known. For example, a method may be used in which each wire 8 is bonded at one end thereof to an associated one of the electrode pad 6 formed on

10

the semiconductor chip 2 and then bonded at the other end thereof to an associated one of the leads 3 by upwardly moving the capillary 29 associated with the other end of the wire E, and then horizontally moving the capillary 29. A method called a "reverse stamping method" may also be used.

Since the leads 3 and electrode pads 6 are electrically connected together in accordance with the wire bonding process, it is possible to achieve the connecting process in an easy fashion and in a high accuracy. The shaping and connection of each wire 8 between the associated lead 3 and electrode pad 6 can be carried out within a certain degree of freedom. Fig. 22 illustrates the state of each wire 8 mounted between the associated lead 3 and electrode pad 6 after the connecting process is conducted.

After the leads and electrode pads 6 are electrically connected together in accordance with the connecting process, a resin encapsulating process is carried out to form a resin encapsulate 4 at a desired portion of the semiconductor chip 2. This resin encapsulating process will now be described in conjunction with Figs. 23 to 25.

Fig. 23 illustrates a state in which the semiconductor chip 2 mounted with the lead frame || and wires B is loaded in a moid 30. The mold 30 includes an upper mold 31 and a lower mold 32. The lead frame 11 is clamped between the upper and lower molds 31 and 32. Thus, the semiconductor chip 2 is mounted in

the mold 30.

10

15

25

The upper mold 31 is configured to come into contact with the protrusions 9 and the cradles 33 of the lead frame 11 in a loaded state of the semiconductor thip 2. Since the protrusions 9 have the same height as the cradles 33, the upper mold 31 maintains a flat plate shape. The lower mold 32 has a cavity defined with a space at each side of the semiconductor chip 2 loaded in the lower mold 32. The lower surface of the semiconductor chip 2 is in contact with the lower surface of the cavity 33.

Since the upper mold 31 used in the resin encapsulating process has a flat plate shape, and the cavity 33 defined in the lower mold 32 has a simple structure, it is possible to reduce the costs taken in the manufacture of the mold 30. Accordingly, a reduction in the costs taken in the fabrication of the semiconductor device 1 can be achieved.

Fig. 24 illustrates a state in which a resin encapsulate 4 (indicated by a number of small dots) is molded in the mold 30. As the resin encapsulate 4 is molded in the mold 30, the 20 peripheral surface of the semiconductor chip 2 except for its upper surface (viewed as a lower surface in Figs. 23 to 25) contacting the lower mold 32 is encapsulated by the resin encapsulate 4. The leads 3 and wires 8 mounted to the lower surface of the semiconductor chip 2 are also encapsulated by the resin encapsulate 4. Also, each protrusion 9 except for its

portion contacting the upper mold 31 is encapsulated by the resin encapsulate 4.

Fig. 25 illustrates a state in which the semiconductor chip 2 encapsulated by the resin encapsulate 4 is unloaded from the mold 30. As shown in this figure, the upper surface la of the semiconductor chip 2 is exposed from the resin encapsulate 4. Accordingly, it is possible to effectively dissipate heat generated from the semiconductor chip 2 at the exposed upper surface 2a. The end 9a of each protrusion 9 is also outwardly exposed from the resin encapsulate 4. Accordingly, the end 9a can be used as an outer connecting terminal.

A semiconductor device is obtained by cutting the lead frame 11 from the structure shown in Fig. 25 along portions indicated by a dotted line in Fig. 25. Although this semiconductor device can achieve the same effect as the 2.5 semiconductor device shown in Fig. 1, 11 exhibits a degradation in the mounting efficiency thereof to the circuit board 10 because the end 9a of each protrusion 9 serving as an outer connecting terminal is substantially flush with the surface of 20 the resin encapsulate 4, as shown in Fig. 25. To this end, in accordance with the illustrated embodiment, a bump forming process for forming a bump 5 on the end 9a is conducted after completion of the resin encapsulating process. Hereinafter, the bump forming process will be described in conjunction with Figs. 25 26 to 30.

encapsulated by the resin encapsulate 4 is subjected to a homing process at the entire surface thereof, as shown in Fig. 26. By this homing process, a resin layer existing on the end Sa of each protrusion 9 is completely removed, there causing the end 9a to be completely exposed. After completion of the homing process, the semiconductor chip 2 encapsulated by the resin encapsulate 4 is immersed in a solder bath 34, thereby causing the end 9a of each protrusion 9 to be plated by solder. The plated solder film is denoted by the reference numeral 35. The solder used in the solder plating process may be one having a composition of Pb: Sn = 1: 9. Fig. 28 shows a state in which a solder film 35 is formed on the end 9a of each protrusion 9 in accordance with the solder plating process.

20 After completion of the above mentioned solder plating process, a bump 5 is formed on the end 9a of each protrusion 9 formed with the solder film 35. The formation of the bump 5 may be carried out using various methods. For example, a conventional bump forming method capable of effectively and easily forming bumps 5 may be used. Fig. 29 shows a state in which bumps 5 are formed on the ends 9a of the protrusions 9, respectively.

After the formation of the bump 5 on the end sa of each protrusion 9, a process for cutting the lead frame 11 at positions indicated dotted lines in Fig. 29 is carried out.

After the cutting process is completed, a semiconductor device I shown in Fig. 30 is obtained. Prior to the process for cutting the lead frame 11, the portions of the lead frame 11 to be out may be subjected to a half-etching process in order to allow the cutting process to be more easily conducted.

A testing process is then conducted for the semiconductor device 1 fabricated as mentioned above, in order to determine whether or not the fabricated semiconductor device 1 operates normally. Figs. 31 to 33 illustrate different testing methods for the semiconductor device 1, respectively. The testing method shown in fig. 31 uses a socket 36 having a configuration for mounting the bumps 5. In accordance with this testing method, a test such as a burning test is conducted in a state the semiconductor device 1 is mounted on the socket 36.

The testing method shown in Fig. 32 is a method for testing the semiconductor device 1 using probes 37. The semiconductor device 1 has a structure in which the end of each lead 3 is exposed from the side surface of the resin encapsulate 4. In view of this structure of the semiconductor device 1, the testing method is adapted to test the semiconductor device 1 using the probes 37 contacting the leads 3 exposed from the resin encapsulate 4. In accordance with this testing method, it is possible to conduct the testing process even after the semiconductor device 1 is mounted on the circuit board 10.

Fig. 33 illustrates a mounting process for mounting the

10

semiconductor device 1 on the circuit board 10. The process for mounting the semiconductor device 1 on the circuit board 10 can be achieved using a variety of well-known methods. For instance, an infrared reflow method may be used. In accordance with this infrared reflow method, each bump 5 formed on the semiconductor device 1 is temporarily fixed to an associated one of electrode portions 38 formed on the circuit board 10 suing a paste. The bump 5 is then melted by an infrared reflow furnace arranged over the semiconductor device 1, thereby causing it to be bonded to the associated electrode portion 36.

Now, examples modified from the above mentioned semiconductor device fabrication method will be described. Figs. 34 to 37 illustrate modified structures of the protrusions 9, respectively. Figs. 34A and 34B illustrate a protrusion 9A 15 having a circular column shape, respectively. Also, Fig. 340 illustrates a protrusion 98 having a square column shape. That is, the protrusion may have various planar shape, as in the protrusions 9, 9A, and 9B. The protrusion can have an optional shape in accordance with the bonding characteristics of the bump 20 5 and the shape of the electrode portion 38 formed on the circuit board 10. For example, the protrusion 9, 9A or 9B is formed using an etching method, it can have a desired planar shape by appropriately selecting the shape of the mask 13 arranged at the protrusion forming region 14 shown in Fig. 6.

The protrusion may also have a structure provided with a

\$\$1561 vi

Found recess at the upper surface thereof, as in the protrusion 9C shown in Fig. 35(A). Also, the protrusion may have a structure provided with a lump at a central portion of the upper surface thereof, as in the protrusion 9D shown in Fig. 35B. The protrusion may also have a structure provided with a rectangular recess at a central portion of the upper surface thereof, as in the protrusion 9E shown in Fig. 35C. In all the protrusions 9C to 9E, it is possible to obtain an increased protrusion surface area resulting in an improvement in the bondability to the bump 5. Furthermore, the protrusions 9C to 9E are adapted to be fixed to the lead 3 at a desired protrusion forming region.

Referring to Fig. 35D, a protrusion SF is illustrated which is formed in accordance with a direct plastic deformation of the lead 3 by a pressing process. In this case, the protrusion SF can be easily formed using a desired process such as a pressing process. However, this method has a problem in that the protrusion SF cannot have a height more than a limitation for the plastic deformation.

Referring to Fig. 36, a protrusion 9G is illustrated

20 which is formed by forming a stud bump at a desired protrusion forming region in accordance with a wire bonding technique.

Fig. 36A illustrates a method for forming the protrusion 9G whereas Fig. 36B illustrates, in an enlarged scale, the protrusion 9G.

Where the protrusion 9G is formed to have a stud bump

: **5** 

shape in accordance with a wire bonding technique, it is possible for the protrusion 9G to be formed at an optional position. The protrusion 9G serving as an outer connecting terminal can also be easily formed at a desired position. The formation of the protrusion 9G can be achieved simultaneously with the mounting of the wires 9 conducted in the connecting process included in the semiconductor device fabrication process. Thus, the entire fabrication process is simplified.

The height of the protrusion 9G can be optionally set by vertically overlapping a plurality of stud bumps together. 10 Referring to Fig. 37A, a protrusion 9H is illustrated which is formed by vertically overlapping three stud bumps together. In this case, the protrusion 9% has an increased height, as compared to the protrusion 95 of Fig. 36B constituted by one 25 stud bumb.

Another method for increasing the height of the protrusion is illustrated in Fig. 37B. In accordance with the method of Fig. 37B, a conductive member 41 having a plug shape is fixed to the lead 3 by means of a conductive adhesive. A 20 stud bump 42 is then formed on the conductive member 41, as shown in Fig. 37C, so that the overlapping conductive member 41 and stud bump 42 cooperate to form a protrusion 91. In this case, the height of the protrusion 91 is determined by the height of the conductive member 41. Accordingly, the height of the protrusion 9I can be optionally set by using a plug-shaped

conductive member having a diverse size for the plug-snaped conductive member 41.

fig. 36 illustrates a modified bonding process. Although the semiconductor chip 2 and lead frame 11 are bonded together using the polyimide film 7 serving as an adhesive under a certain condition in accordance with the above mentioned embodiment, as shown in Figs. 16 to 20, they may be bonded together using a tape-shaped adhesive 45 in place of the polyimide film 7.

The tape-shaped adhesive 45 may be formed not only at the upper surface of the semiconductor chip 2, but also at the lower surface of the lead frame 11, as shown in Fig. 38.

Alternatively, the tape-shaped adhesive 45 may be formed only at the lower surface of the lead frame. Furthermore, the distribution range of the tape-shaped adhesive 45 may be freely set in so far as it is within a range indicated by the arrow X in Fig. 38, except for the region where the electrode pads 6 are formed. In addition, it is necessary for the tape-shaped adhesive 45 to be an insulating adhesive because the semiconductor chip 2 and lead frame 11 should be electrically insulated from each other.

Figs. 39 to 42 illustrate modified embodiments of the connecting process, respectively. Although the wires 8 are used for the connection between the electrode pads 6 and the leads 3 in accordance with the above mentioned embodiment, as shown in

15

20

Figs. 21 and 22, a direct lead bonding method is used to directly bond the electrode pads and leads 3 together in accordance with the modified embodiments of Figs. 39 to 42.

directly bonded to an associated one of the electrode pack it using a bonding tool 46 connected to, for example, an ultrasonic vibrator. In this configuration, however, the electrode pad 6 may be damaged by the bonding tool 46 vibrating at an ultrasonic frequency. In the embodiment of Figs. 41 and 42, a stud bump 47 is mounted on each electrode pad 6. The stud bump 47 is then melted by a heating unit 48 in a state in which it comes into contact with the lead 3, thereby causing the electrode pad 6 to be connected to the lead 3. In accordance with this connecting method, there is no damage to the electrode pad 6. An improvement in the reliability of the connecting process is also achieved.

In accordance with the connecting processes of Figs. 35 to 42, it is possible to achieve a reduction in electrical resistance, as compared to a configuration in which the connection between the electrode pads 6 and the leads 3 is provided by the wires 8. Accordingly, an improvement in the electrical characteristics of the semiconductor device 1 is achieved. The semiconductor device 1 also cope with a high-speed semiconductor chip.

Figs. 43 and 44 illustrated a modified embodiment of the

resin encapsulating process. In the above mentioned embodiment, the bottom surface of the cavity defined in the lower mold 32 included in the mold 30 is in direct contact with the upper surface 2a of the semiconductor chip 2. The upper surface 1a of the semiconductor chip 2 is not encapsulated by the resin encapsulate 4 so that it serves as a surface for improving the heat dissipation characteristics.

Under strict environment, for example, high-temperature environment, the semiconductor device 1 may require a temperature resistance rather than the heat dissipation characteristics. In such a case, it is necessary to completely encapsulate the semiconductor chip 2 by the resin encapsulate 4. Referring to Figs. 43 and 44, a mold 50 is illustrated which is configured to completely encapsulate the semiconductor chip 2 by the resin encapsulate.

In detail, a cavity 52 defined in a lower mold 51 is spaced apart from the peripheral surface of the semiconductor chip 2 at its side surface, as shown in Fig. 43. Accordingly, when the resin encapsulate 4 is molded in the mold, the semiconductor chip 2 is completely encapsulated by the resin encapsulate 4, as shown in Fig. 44. The formation region of the resin encapsulate 4 encapsulating the semiconductor chip 2 can be optionally set by appropriately varying the shape of the cavity 33 or 52 of the mold 30 or 50.

Where the upper mold 31 has a recess for mounting the

protrusion 9 formed on each lead 3 therein, it is possible to obtain a semiconductor device 60 in which the protrusion 5 is greatly protruded from the resin encapsulate 4, as shown in Fig. 45. The semiconductor device 60 shown in Fig. 45 exhibits an improved mounting efficiency to the circuit board 10 because the protrusion 9 is greatly protruded from the resin encapsulate 4. Also, it is unnecessary to form the bumps 5, as in the above mentioned embodiments. Accordingly, it is possible to simplify the fabrication process for the semiconductor device 60.

10

## [EFFECTS OF THE INVENTION]

As apparent from the above description, various effects are obtained in accordance with the present invention.

In accordance with the invention of claims 1 and 2, it is possible to achieve an improvement in heat resistance, 15 mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching 20 ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit board can be surely provided.

: \$1561 vi

15

20

25

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polyimide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive.

Accordingly, it is possible to simplify the structure of the semiconductor device which achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is formed on each protrusion. Accordingly, it is possible to achieve an easy connection of the semiconductor device to the circuit board, as compared to the case in which the protrusion is directly mounted on the circuit board. In accordance with the invention of claim 7, the leads and semiconductor chip are bonded together by maintaining the polyimide film at a certain

\$\$1\$£1 v:

temperature and a certain pressure, thereby causing the polyimide film to serve as an adhesive. Accordingly, the insulating and bonding processes for the leads and semiconductor chip can be simultaneously conducted.

Since each electrode pad formed on the semiconductor onip
is connected to an associated one of the leads by means of a
wire in the bonding process, it is possible to vary the layout
of the leads with respect to the layout of the electrode pads by
selecting an appropriate connection method. The fabrication of
the semiconductor device involves only four processes, that is,
a lead forming process, a bonding process, a connecting process,
and a resin encapsulating process. Since the fabrication of
semiconductor device is achieved using a reduced number of
processes, as mentioned above, an improvement in production
efficiency is obtained.

In accordance with the invention of claim 8, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range. In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process.

In accordance with the invention of claim 10 and 11, the lead pitch of the outer lead portions is less than the lead

pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal. Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12 and 13, it is possible to easily form leads of a small pitch integrally formed with protrusions. In accordance with the invention of claim 14, the lead pattern forming process and the protrusion forming process are conducted in a separate fashion.

Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in the freedom of design is also achieved.

In accordance with the invention of claims 15 to 17, it is possible to easily conduct the protrusion forming process.